一种SOI六晶体管SRAM单元及其制作方法

    公开(公告)号:CN106952917A

    公开(公告)日:2017-07-14

    申请号:CN201610008928.3

    申请日:2016-01-07

    CPC classification number: H01L27/11 H01L27/1104

    Abstract: 本发明提供一种SOI六晶体管SRAM单元及其制作方法,所述单元包括:第一反相器,由第一PMOS晶体管及第一NMOS晶体管组成;第二反相器,由第二PMOS晶体管及第二NMOS晶体管组成;获取管,由第三NMOS晶体管及第四NMOS晶体管组成。本发明的SOI六晶体管SRAM单元中,组成第一反相器及第二反相器的四个晶体管的源极均嵌有隧穿二极管结构,可以在不增加器件面积的情况下有效抑制PD SOI器件中的浮体效应以及寄生三极管效应引发的漏功耗以及晶体管阈值电压漂移,提高单元的抗噪声能力。并且本发明的制作方法还具有制造工艺简单、与现有逻辑工艺完全兼容等优点,单元内部采用中心对称结构以及单元之间的共享结构,使其方便形成存储阵列,有利于缩短设计SRAM芯片的周期。

    一种SOI八晶体管SRAM单元及其制作方法

    公开(公告)号:CN106952912A

    公开(公告)日:2017-07-14

    申请号:CN201610008087.6

    申请日:2016-01-07

    CPC classification number: H01L27/1104

    Abstract: 本发明提供一种SOI八晶体管SRAM单元及其制作方法,所述单元包括:第一反相器,由第一PMOS晶体管及第一NMOS晶体管组成;第二反相器,由第二PMOS晶体管及第二NMOS晶体管组成;获取管,由第三、第四、第五及第六NMOS晶体管组成。本发明的SOI八晶体管SRAM单元中,组成第一反相器及第二反相器的四个晶体管的源极均嵌有隧穿二极管结构,可以在不增加器件面积的情况下有效抑制PD SOI器件中的浮体效应以及寄生三极管效应引发的漏功耗以及晶体管阈值电压漂移,提高单元的抗噪声能力。并且本发明的制作方法还具有制造工艺简单、与现有逻辑工艺完全兼容等优点,单元内部采用中心对称结构以及单元之间的共享结构,使其方便形成存储阵列,有利于缩短设计SRAM芯片的周期。

    一种在绝缘衬底上制备图形石墨烯的方法

    公开(公告)号:CN106904599A

    公开(公告)日:2017-06-30

    申请号:CN201510952653.4

    申请日:2015-12-17

    CPC classification number: H01L21/02527 C01P2002/82

    Abstract: 本发明提供一种在绝缘衬底上制备图形石墨烯的方法,包括:1)提供一绝缘衬底,于绝缘衬底上沉积锗薄膜;2)采用光刻刻蚀工艺于锗薄膜中刻蚀出所需图形,形成图形锗薄膜;以及步骤3)以所述图形锗薄膜为催化剂,在高温下生长石墨烯,同时,图形锗薄膜在高温下不断蒸发,并最终被全部去除,获得结合于绝缘衬底上的图形石墨烯。本发明通过在绝缘衬底上制备锗薄膜,并光刻刻蚀所述锗薄膜形成所需图形后,催化生长石墨烯,并在生长的同时将锗薄膜蒸发去除,获得绝缘体上图形石墨烯,克服了采用光刻刻蚀工艺对石墨烯进行刻蚀所带来的光刻胶等污染,提高了绝缘体上图形石墨烯材料的质量及性能。采用本发明的方法可以获得质量很高的图形石墨烯。

    多叉指栅极结构MOSFET的版图设计

    公开(公告)号:CN104409503B

    公开(公告)日:2017-05-17

    申请号:CN201410674653.8

    申请日:2014-11-21

    Abstract: 本发明提出了一种多叉指栅极结构MOSFET的版图设计,包括半导体衬底、第一多叉指栅极结构、第二多叉指栅极结构、体接触区、源区及漏区,体接触区为第一多叉指栅极结构及第二多叉指栅极结构共用。通过采用体接触区公用的方法,可以提高体接触区利用率,降低寄生电容。相比较普通的体接触器件,其有源区的利用率高,在相同总的栅宽条件下,体接触区域面积减小了一半,可以集成度提高。因为中间体区为两侧有源区公用,金属连线所占面积降低,可以降低寄生电容。在不增加布线难度的情况下实现两侧栅极的并联,减小了栅极电阻。在不增加布线难度的情况下实现两侧漏极的并联,减小了漏极电阻。器件版图结构该设计方法在射频电路领域具有一定的应用价值。

    基于绝缘体上硅衬底的射频共面波导元件及其制备方法

    公开(公告)号:CN105914445A

    公开(公告)日:2016-08-31

    申请号:CN201610301900.9

    申请日:2016-05-09

    CPC classification number: H01P3/16 H01P3/006

    Abstract: 本发明提供一种基于绝缘体上硅衬底的射频共面波导元件及其制备方法,所述制备方法包括:1)制备绝缘体上硅衬底,包括依次层叠的底层硅、绝缘层及顶层硅,所述绝缘层的下部于对应于制备射频共面波导元件的位置具有至少直至所述底层硅的凹槽;2)定义器件区域,并去除器件区域的顶层硅,露出下方所述绝缘层的上部表面;3)制备射频共面波导元件。本发明基于图形化的绝缘体上硅衬底,通过后期刻蚀得到了具有衬底空腔的共面波导,空腔结构中的空气介质使得衬底的等效电容减小、等效电阻增大,消除了SiO2中的固定电荷、可动电荷,Si/SiO2系统的界面态、陷阱电荷等影响微波传输的不利因素,从而减小了介质损耗,提高了共面波导的传输性能。

    N型动态阈值晶体管、制备方法及提高工作电压的方法

    公开(公告)号:CN105895702A

    公开(公告)日:2016-08-24

    申请号:CN201610236469.4

    申请日:2016-04-15

    Abstract: 本发明提供一种N型动态阈值晶体管、制备方法及提高工作电压的方法,包括衬底结构,NMOS器件及PN结器件;PN结器件的P区与NMOS器件的体接触区连接,PN结器件的N区与NMOS器件的栅连接。在P型本征区中进行N型重掺杂分别形成NMOS器件的源、漏区和PN结器件,再进行P型重掺杂形成NMOS器件的体接触区;在沟道区上方依次形成栅氧化层、多晶硅层,对多晶硅层进行N型重掺杂形成栅;通过通孔和金属将NMOS器件的栅和PN结器件的N区相连。本发明通过在栅体连接通路上形成一个反偏PN结,来提升体接触区电压、降低阈值电压、提高驱动电流,实现工作电压的提高,扩展了N型动态阈值晶体管在低功耗电路设计领域的应用价值。

    偏振分束旋转器
    39.
    发明公开

    公开(公告)号:CN105866885A

    公开(公告)日:2016-08-17

    申请号:CN201510031371.0

    申请日:2015-01-21

    Abstract: 本发明提供一种偏振分束旋转器,至少包括:形成在SOI材料的顶层硅中的波导,所述波导至少包括顺次连接的单模输入波导、双刻蚀波导和定向耦合波导;所述双刻蚀波导,包括一端与所述单模输入波导的尾端相连接的第一刻蚀区和位于所述第一刻蚀区两侧的第二刻蚀区,所述第一刻蚀区的高度大于所述第二刻蚀区的高度;所述定向耦合波导,包括相互分离的直通波导和弯曲波导,所述直通波导连接所述第一刻蚀区的尾端,所述弯曲波导位于所述直通波导一侧。本发明提供的偏振分束旋转器分别利用这两个结构的宽带和尺寸小的特点,可以解决传统偏振分束旋转器件不能同时满足宽带特性和尺寸小的缺点。

    一种隧穿场效应晶体管及其制备方法

    公开(公告)号:CN103560153B

    公开(公告)日:2016-07-13

    申请号:CN201310574824.5

    申请日:2013-11-15

    Abstract: 本发明提供一种隧穿场效应晶体管及其制备方法,所述制备方法至少包括步骤:提供一具有顶层硅、埋氧层和底层硅的SOI衬底,在所述顶层硅两侧进行离子注入分别形成源极和漏极;在所述SOI衬底表面自下而上依次形成本征硅层、栅介质层和栅极层;利用光刻和刻蚀技术刻蚀所述本征硅层、栅介质层和栅极层形成堆叠结构,所述堆叠结构与所述源极部分交叠、与所述漏极在水平方向上具有一预设距离。本发明利用所述堆叠结构与源极的交叠,可以增大隧穿面积,进而增大驱动电流;另外,所述堆叠结构与所述漏极在水平方向上具有一预设距离,通过该预设距离可以抑制隧穿场效应晶体管中的双极性效应,降低亚阈电流。

Patent Agency Ranking