-
公开(公告)号：CN107516659A
公开(公告)日：2017-12-26
申请号：CN201610435817.0
申请日：2016-06-17
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/11 , H01L21/8244
CPC classification number: H01L27/11 , H01L21/8239 , H01L27/1104 , H01L2027/11857 , H01L2924/1437
Abstract: 本发明提供一种基于SOI的双端口SRAM单元及其制作方法，所述单元包括：第一反相器，由第一PMOS晶体管及第一NMOS晶体管组成；第二反相器，由第二PMOS晶体管及第二NMOS晶体管组成；获取管，由第三、第四、第五及第六NMOS晶体管组成。本发明中，组成第一、第二反相器的四个晶体管的栅区两端均呈“L”型弯折，体接触区与体区接触，并包围源区的纵向两端及底部。本发明可以在牺牲较小单元面积的情况下，全面抑制总剂量效应导致的Box漏电、上下边角漏电及侧壁漏电，并且可以保证晶体管源区的有效宽度，不会损失晶体管的驱动能力。并且本发明在有效抑制总剂量效应的同时，还可以抑制晶体管的浮体效应。本发明的制作方法具有制造工艺简单、与常规CMOS工艺相兼容等优点。
-
公开(公告)号：CN107195534A
公开(公告)日：2017-09-22
申请号：CN201710371220.9
申请日：2017-05-24
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/02 , H01L21/683 , H01L29/04 , H01L29/06
CPC classification number: H01L21/6835 , H01L21/02381 , H01L21/02433 , H01L21/02546 , H01L29/045 , H01L29/0684 , H01L2221/68377
Abstract: 本发明提供一种Ge复合衬底、衬底外延结构及其制备方法，所述Ge复合衬底的制备方法包括：提供Ge衬底，且所述Ge衬底具有注入面，其中，所述Ge衬底为具有斜切角度的Ge衬底；于所述注入面进行离子注入，以在所述Ge衬底的预设深度处形成缺陷层；提供支撑衬底，将所述Ge衬底与所述支撑衬底键合；沿所述缺陷层剥离部分所述Ge衬底，使所述Ge衬底的一部分转移至所述支撑衬底上，以在所述支撑衬底上形成Ge薄膜，获得Ge复合衬底。通过上述方案，解决了在Si基衬底上直接生长III‑V族外延层困难、在Ge衬底上外延生长III‑V族外延层反相畴难抑制以及Ge与Si基材料等集成难的问题。
-
公开(公告)号：CN106952917A
公开(公告)日：2017-07-14
申请号：CN201610008928.3
申请日：2016-01-07
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/11 , H01L21/8244
CPC classification number: H01L27/11 , H01L27/1104
Abstract: 本发明提供一种SOI六晶体管SRAM单元及其制作方法，所述单元包括：第一反相器，由第一PMOS晶体管及第一NMOS晶体管组成；第二反相器，由第二PMOS晶体管及第二NMOS晶体管组成；获取管，由第三NMOS晶体管及第四NMOS晶体管组成。本发明的SOI六晶体管SRAM单元中，组成第一反相器及第二反相器的四个晶体管的源极均嵌有隧穿二极管结构，可以在不增加器件面积的情况下有效抑制PD SOI器件中的浮体效应以及寄生三极管效应引发的漏功耗以及晶体管阈值电压漂移，提高单元的抗噪声能力。并且本发明的制作方法还具有制造工艺简单、与现有逻辑工艺完全兼容等优点，单元内部采用中心对称结构以及单元之间的共享结构，使其方便形成存储阵列，有利于缩短设计SRAM芯片的周期。
-
公开(公告)号：CN106952912A
公开(公告)日：2017-07-14
申请号：CN201610008087.6
申请日：2016-01-07
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/11 , H01L21/8244
CPC classification number: H01L27/1104
Abstract: 本发明提供一种SOI八晶体管SRAM单元及其制作方法，所述单元包括：第一反相器，由第一PMOS晶体管及第一NMOS晶体管组成；第二反相器，由第二PMOS晶体管及第二NMOS晶体管组成；获取管，由第三、第四、第五及第六NMOS晶体管组成。本发明的SOI八晶体管SRAM单元中，组成第一反相器及第二反相器的四个晶体管的源极均嵌有隧穿二极管结构，可以在不增加器件面积的情况下有效抑制PD SOI器件中的浮体效应以及寄生三极管效应引发的漏功耗以及晶体管阈值电压漂移，提高单元的抗噪声能力。并且本发明的制作方法还具有制造工艺简单、与现有逻辑工艺完全兼容等优点，单元内部采用中心对称结构以及单元之间的共享结构，使其方便形成存储阵列，有利于缩短设计SRAM芯片的周期。
-
公开(公告)号：CN106904599A
公开(公告)日：2017-06-30
申请号：CN201510952653.4
申请日：2015-12-17
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: C01B32/186 , H01L21/02
CPC classification number: H01L21/02527 , C01P2002/82
Abstract: 本发明提供一种在绝缘衬底上制备图形石墨烯的方法，包括：1）提供一绝缘衬底，于绝缘衬底上沉积锗薄膜；2）采用光刻刻蚀工艺于锗薄膜中刻蚀出所需图形，形成图形锗薄膜；以及步骤3）以所述图形锗薄膜为催化剂，在高温下生长石墨烯，同时，图形锗薄膜在高温下不断蒸发，并最终被全部去除，获得结合于绝缘衬底上的图形石墨烯。本发明通过在绝缘衬底上制备锗薄膜，并光刻刻蚀所述锗薄膜形成所需图形后，催化生长石墨烯，并在生长的同时将锗薄膜蒸发去除，获得绝缘体上图形石墨烯，克服了采用光刻刻蚀工艺对石墨烯进行刻蚀所带来的光刻胶等污染，提高了绝缘体上图形石墨烯材料的质量及性能。采用本发明的方法可以获得质量很高的图形石墨烯。
-
Patent Agency Ranking
公开(公告)号：CN104409503B
公开(公告)日：2017-05-17
申请号：CN201410674653.8
申请日：2014-11-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L29/06 , H01L29/10 , H01L29/423
Abstract: 本发明提出了一种多叉指栅极结构MOSFET的版图设计，包括半导体衬底、第一多叉指栅极结构、第二多叉指栅极结构、体接触区、源区及漏区，体接触区为第一多叉指栅极结构及第二多叉指栅极结构共用。通过采用体接触区公用的方法，可以提高体接触区利用率，降低寄生电容。相比较普通的体接触器件，其有源区的利用率高，在相同总的栅宽条件下，体接触区域面积减小了一半，可以集成度提高。因为中间体区为两侧有源区公用，金属连线所占面积降低，可以降低寄生电容。在不增加布线难度的情况下实现两侧栅极的并联，减小了栅极电阻。在不增加布线难度的情况下实现两侧漏极的并联，减小了漏极电阻。器件版图结构该设计方法在射频电路领域具有一定的应用价值。
-
公开(公告)号：CN106145021A
公开(公告)日：2016-11-23
申请号：CN201510137590.7
申请日：2015-03-26
Applicant: 江苏尚飞光电科技有限公司 , 中科院南通光电工程中心 , 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种光学微纳谐振腔结构及其制作方法，所述光学微纳谐振腔结构包括两个对工作电磁波具有全反射功能的单排粒子链，所述单排粒子链由多个间隔排列的粒子组成，所述两个单排粒子链之间的间隔距离使得所述光学微纳谐振腔结构的共振波长为工作电磁波的波长。本发明利用了单排粒子链对于特定偏振光的全反射特性，通过优化单排粒子链的结构以及两个单排粒子链之间的距离，获得了一种新型的高品质因子光学微纳谐振腔。本发明利用两个单排粒子链的全反射所设计的谐振腔，具有低损耗、高品质因子和小尺寸的特点，在集成光学领域具有很好的应用前景。
-
公开(公告)号：CN105914445A
公开(公告)日：2016-08-31
申请号：CN201610301900.9
申请日：2016-05-09
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种基于绝缘体上硅衬底的射频共面波导元件及其制备方法，所述制备方法包括：1）制备绝缘体上硅衬底，包括依次层叠的底层硅、绝缘层及顶层硅，所述绝缘层的下部于对应于制备射频共面波导元件的位置具有至少直至所述底层硅的凹槽；2）定义器件区域，并去除器件区域的顶层硅，露出下方所述绝缘层的上部表面；3）制备射频共面波导元件。本发明基于图形化的绝缘体上硅衬底，通过后期刻蚀得到了具有衬底空腔的共面波导，空腔结构中的空气介质使得衬底的等效电容减小、等效电阻增大，消除了SiO2中的固定电荷、可动电荷，Si/SiO2系统的界面态、陷阱电荷等影响微波传输的不利因素，从而减小了介质损耗，提高了共面波导的传输性能。
-
公开(公告)号：CN105895702A
公开(公告)日：2016-08-24
申请号：CN201610236469.4
申请日：2016-04-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L21/336
Abstract: 本发明提供一种N型动态阈值晶体管、制备方法及提高工作电压的方法，包括衬底结构，NMOS器件及PN结器件；PN结器件的P区与NMOS器件的体接触区连接，PN结器件的N区与NMOS器件的栅连接。在P型本征区中进行N型重掺杂分别形成NMOS器件的源、漏区和PN结器件，再进行P型重掺杂形成NMOS器件的体接触区；在沟道区上方依次形成栅氧化层、多晶硅层，对多晶硅层进行N型重掺杂形成栅；通过通孔和金属将NMOS器件的栅和PN结器件的N区相连。本发明通过在栅体连接通路上形成一个反偏PN结，来提升体接触区电压、降低阈值电压、提高驱动电流，实现工作电压的提高，扩展了N型动态阈值晶体管在低功耗电路设计领域的应用价值。
-
公开(公告)号：CN105866983A
公开(公告)日：2016-08-17
申请号：CN201610216678.2
申请日：2016-04-08
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G02F1/015 , H01L31/115 , B82Y30/00
CPC classification number: G02F1/015 , B82Y30/00 , G02F2001/0154 , H01L31/115
Abstract: 本发明提供一种锗银复合材料及其在光电器件中的应用，所述锗银复合材料包括本征锗及埋在所述本征锗中的银纳米颗粒。所述锗银复合材料可以通过离子注入法将银离子注入到本征锗中并退火得到。本发明可以利用银纳米颗粒的局域表面等离子体共振增强作用，以及纳米颗粒之间表面等离子体共振耦合排斥作用，调控共振增强峰位频率在近红外波段，从而增强锗在近红外波段的光电响应。通过控制纳米银颗粒在本征锗中的密度，可以有效的控制增强锗光电响应的频谱范围从可见光到近红外。
-
-
-
-
-
-
-
-
-
Search Results
476
records
(took 0.144 seconds)
