-
公开(公告)号：CN109903801B
公开(公告)日：2021-04-02
申请号：CN201910208832.5
申请日：2019-03-19
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C16/26
Abstract: 本发明提供一种相变存储器的数据读出电路及方法，包括：参考读电压产生电路、读电压预充电电路、目标相变存储单元、未选中相变存储单元、电压比较器电路；其中，所述参考读电压产生电路与所述电压比较器电路连接，所述读电压预充电电路与所述目标相变存储单元所在位线和所述未选中相变存储单元所在位线连接，所述目标相变存储单元与所述电压比较器电路连接，所述未选中相变存储单元与所述电压比较器电路连接，所述电压比较器电路与所述读电压预充电电路连接。本发明的相变存储器的数据读出电路及方法读出速度快、功耗低且误读率低。
-
公开(公告)号：CN110600068A
公开(公告)日：2019-12-20
申请号：CN201910743318.1
申请日：2019-08-13
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C13/00
Abstract: 本申请实施例提供了一种阶梯脉冲确定方法、系统及存储介质，该方法包括确定被一幅值区间内多个不同幅值的脉冲作用的存储器的阻值区间，确定阻值区间内的待选阻值对应的第一脉冲，根据第一脉冲作用于存储器得到的第一阻值确定预选阶梯脉冲的幅值区间，根据第一脉冲的幅值调节预选阶梯脉冲的子脉冲的脉宽，得到目标阶梯脉冲。基于本申请实施例，优化后的阶梯脉冲作用于存储器，比单脉冲或等宽阶梯脉冲作用于存储器得到的阻值更低。
-
公开(公告)号：CN107886993A
公开(公告)日：2018-04-06
申请号：CN201711022722.7
申请日：2017-10-27
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C29/50
CPC classification number: G11C29/50 , G11C2029/5004
Abstract: 本发明提供一种存储单元负载电压的测试方法及测试电路，包括用于进行信息存储的存储器阵列；并联于存储器阵列的位线上的缓冲隔离单元，从缓冲隔离单元的输出端获取存储器阵列中存储单元操作时的位线电压，并将要读取的位线电压与测试端隔离，减小测试端引入的电容对要读取的位线电压的影响，进而提高测试结果的准确性。本发明采用电压跟随器与位线并联的电路结构来测试存储单元操作时的电压，电压跟随器输出电压近似输入电压幅度，并对前级电路呈高阻状态，对后级电路呈低阻状态，因而起到“隔离”作用；通过位线输入操作被选中的相变存储器单元时，电压跟随器可以测试出通过存储单元的电压，提高测试进度并测试得到存储单元的电压降。
-
公开(公告)号：CN107591186A
公开(公告)日：2018-01-16
申请号：CN201710749389.3
申请日：2017-08-28
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种电压电流测试自动切换电路、相变单元测试系统及方法，包括：具有脉冲电流源模块、开关驱动模块、测试状态切换模块的电压电流测试自动切换电路；数字源表；探针台、第一待测相变电阻及第二待测相变电阻。电压测试时，电压电流测试自动切换电路接收单脉冲电压信号，并加载到第一待测相变电阻的两端，通过数字源表测量第一待测相变电阻的阻值；电流测试时，电压电流测试自动切换电路基于单脉冲电压信号及负直流电流信号产生单脉冲电流信号，并加载到第二待测相变电阻，通过数字源表测量第二待测相变电阻的阻值。本发明将分立的电压和电流测试系统合成到一起，通过电压和电流的自动切换实现工程测试的自动化，同时减小噪音干扰。
-
公开(公告)号：CN102890963B
公开(公告)日：2016-08-17
申请号：CN201110202834.7
申请日：2011-07-20
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种非易失性随机存储器件（100），其包括由若干存储单元块（111）构成的存储单元阵列（110）以及和所述存储单元阵列（110）相连接的外围电路；所述外围电路包括用于根据地址输入信息选中相应存储单元块的地址译码电路（120）、存储所有存储单元块的操作模式信息并在控制信号（160）作用下重新写入的块操作模式信息寄存器（130）、根据块操作模式信息寄存器（130）中存储的操作模式信息输出某一写操作模式到存储单元阵列的写驱动电路（140）以及根据块操作模式信息寄存器（130）中存储的操作模式信息输出某一读操作模式到存储单元阵列的读出电路（150）。本发明兼容两种不同操作模式的相变存储器简化接口设计，节约设计面积，减少功耗，提高速度。
-
Patent Agency Ranking
公开(公告)号：CN105810242A
公开(公告)日：2016-07-27
申请号：CN201610118179.X
申请日：2016-03-02
Applicant: 中国科学院上海微系统与信息技术研究所
CPC classification number: G11C13/02 , G11C16/08 , G11C16/10 , G11C16/14 , G11C16/3495
Abstract: 本发明提供一种相变存储器和提高其疲劳寿命的操作方法，所述相变存储器至少包括：相变存储单元阵列；写擦驱动模块，与所述相变存储单元阵列相连，用于产生和输出写操作和擦操作电流信号；操作次数比较器，与所述写擦驱动模块相连，用于监控所述相变存储单元阵列写操作和擦操作的操作次数，根据所述操作次数和相变存储单元阵列的高低阻识别窗口的关系，调整所述写操作和擦操作电流信号。所述相变存储器还包括行译码器、列译码器和读电路模块。本发明通过增加操作次数比较器，监测存储单元的操作条件，实时动态调整操作电流的幅值以及持续时间，从而有效的提高相变存储器的疲劳操作寿命。
-
公开(公告)号：CN105742490A
公开(公告)日：2016-07-06
申请号：CN201610140946.7
申请日：2016-03-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L45/00
CPC classification number: H01L45/06 , H01L45/1233
Abstract: 本发明提供一种提高相变存储器数据保持力的相变材料层结构，所述结构至少包括：相变基体材料层和形成在所述相变基体材料层中心区域的掺杂层。通过使中心区域的掺杂层结晶温度升高，来抑制非晶态的中心区域在小电流干扰下结晶，从而提高相变存储器的数据保持力。掺杂注入区域的直径要小于加热电极的直径，中心区域的相变材料进行掺杂后结晶温度高于两侧未掺杂的相变材料，在小电流干扰时，此掺杂区域不易结晶，使相变存储器高阻态保持时间延长。而正常电操作SET时，结晶区域在相变材料层中加热电极的边缘，边缘区域结晶温度较低，因此本发明的相变材料层在中心区域掺杂后不会影响正常的电操作。
-
公开(公告)号：CN103246610B
公开(公告)日：2016-06-15
申请号：CN201210032785.1
申请日：2012-02-14
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种基于单类型存储器的嵌入式系统的动态存储管理方法，该嵌入式系统包括预存有内核及文件系统启动加载信息和引导程序的启动程序存储区及建置有内核及文件系统的系统RAM区，该方法是在引导程序启动后，基于启动信息加载内核与文件系统；然后在系统RAM区标记出已用内存区及可用内存区；最后系统接收到更新或搬移指令时，申请系统RAM区中是否有连续可用的内存块，若是，则写入内核或文件系统的更新或搬移数据，若否，则整理该可用内存区中的碎片并将各该碎片合并成连续可用的内存块，以将内核或文件系统的更新或搬移数据写入该内存块，本发明模糊了内存与外存的界限，统一了存储架构，把外存管理纳入了内存管理之中，解决了不便管理等问题。
-
公开(公告)号：CN104317753A
公开(公告)日：2015-01-28
申请号：CN201410562409.2
申请日：2014-10-21
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种存储设备及其数据读写方法，其中，所述存储设备至少包括：相变存储器芯片；耦合到所述相变存储器芯片的相变存储器接口控制模块；耦合到外部设备的SD接口控制模块；以及耦合到所述相变存储器接口控制模块和所述SD接口控制模块的存储控制器，用于响应来自于所述SD接口控制模块的数据读取或写入命令，并通过所述相变存储器接口控制模块控制对所述相变存储器芯片的读取或写入。本发明的存储设备为基于相变存储器的SD卡，采用相变存储器芯片作为存储介质，可以进行随机读写。另外，相较于FLASH，坏块管理和ECC纠错等操作也更加简单，实现了坏块屏蔽功能，且具有抗疲劳的特点。
-
公开(公告)号：CN102945683A
公开(公告)日：2013-02-27
申请号：CN201210436990.4
申请日：2012-11-05
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种相变存储的快速擦写操作方法，进行擦操作的SET编程脉冲依次为预编程脉冲及编程脉冲，所述预编程脉冲使得相变存储单元超越相变的开关阈值，保持时间小于写操作的RESET脉冲操作时间。本发明还提供一种相变存储电路的快速擦写操作方法，包括逻辑控制电路、存储单元阵列以及分别与该逻辑控制电路连通的驱动电路、字线选通管、位线选通管和读电路；当执行擦操作SET编程时，打开各通路形成预编程脉冲，流入位线选通管，继而流入所选相变存储单元中，完成预编程操作；随后关掉大电流通路，输出的编程脉冲对所选相变存储单元进行编程。本发明有效减小了相变存储单元SET编程时间，从而提高了相变存储擦操作速度，改善了SET编程后的低阻分布。
-
-
-
-
-
-
-
-
-
Search Results
58
records
(took 0.053 seconds)
