一种射频电路三维堆叠结构及其制造方法

    公开(公告)号:CN115064503A

    公开(公告)日:2022-09-16

    申请号:CN202210649622.1

    申请日:2022-05-19

    摘要: 本发明提供一种射频电路三维堆叠结构及其制造方法,所述制造方法包括:将低介电常数陶瓷与高介电常数陶瓷叠层烧结,形成多层共烧陶瓷基板;在多层共烧陶瓷基板上加工多个不同深度的腔槽;在第三腔槽底部加工金属焊盘;提供转接板和芯片;在转接板下表面焊接芯片;在转接板下表面植微球;在第三腔槽中焊接芯片;将转接板通过微球焊接到多层共烧陶瓷基板上表面;在转接板的上表面焊接芯片。本发明的芯片可通过倒装或信号孔正贴的方式,集成在高密度转接板的两面以及多层共烧陶瓷基板的腔槽中,实现2‑3层芯片堆叠,能够更好的适应射频电路对高密度集成、高质量信号传输以及低剖面厚度的需求。

    一种芯片倒装结构及制作方法

    公开(公告)号:CN113224032A

    公开(公告)日:2021-08-06

    申请号:CN202110434189.5

    申请日:2021-04-22

    摘要: 本发明具体公开了一种芯片倒装结构及制作方法包括设置有有源区的芯片、多层电路基板、设置在芯片与多层电路基板之间堆叠焊球结构,以及芯片电容;多层电路基板包括位于有源区正下方的表层介质层、位于表层介质层远离有源区一侧的金属层、表层焊盘、互连孔;有源区与金属层之间形成高度在200μm以上的介质腔。制备方法为芯片加工;堆叠焊球结构安装;用热压焊接工艺将芯片焊接在多层电路基板上;将芯片电容安装在接地焊盘上,通过引线与该侧的安装信号焊盘互连。保证了保证化合物半导体芯片的宽带射频性能,同时与化合物半导体芯片加工工艺和微组装工艺兼容,工艺流程短、灵活性好;通过将芯片电容集成在芯片背面的方式提高系统集成密度。

    一种射频模块三维堆叠结构及其制作方法

    公开(公告)号:CN112420679A

    公开(公告)日:2021-02-26

    申请号:CN202011309710.4

    申请日:2020-11-20

    摘要: 本发明公开了一种射频模块三维堆叠结构及其制作方法,包括玻璃帽层、玻璃载体层、玻璃转接框层、硅基载体层、陶瓷封装层与射频芯片;玻璃载体层、玻璃转接框层、硅基载体层均设有通孔与互连线;玻璃帽层、玻璃载体层、玻璃转接框层、硅基载体层、陶瓷封装层自上而下依次堆叠互连;射频芯片位于硅基载体层的上表面和玻璃载体层的上表面,通过引线结构与载体层上的电路焊盘连接等;本发明通过多种材料高密度基板的组合与堆叠,实现射频模块性能更优,密度更高,并且集成工艺简单灵活,可靠性更好等。