公开(公告)号：CN103855167B

公开(公告)日：2018-06-05

申请号：CN201310646530.9

申请日：2013-12-04

Applicant: 三星电子株式会社

Inventor： 朴镇泽 ,  朴泳雨

IPC: H01L27/11578 ,  H01L29/423 ,  H01L29/792

CPC classification number: H01L27/11578 ,  H01L27/11551 ,  H01L27/2481 ,  H01L29/4234 ,  H01L29/792

Abstract: 提供了一种非易失性存储器，其包括：在基底上在垂直于基底的方向上交替堆叠的多个沟道层和多个绝缘层，所述多个沟道层中的每一个包括在与基底平行的平面上沿第一方向延伸的多个沟道膜；多个导电材料，其从所述沟道层和所述绝缘层的顶部、在垂直于基底的方向上、通过每个沟道层的沟道膜中的区域延伸直到邻近基底的部分；多个信息存储膜，其在所述沟道层的沟道膜和所述导电材料之间提供；以及多个位线，其分别连接到所述沟道层。其中，所述导电材料、所述信息存储膜以及所述沟道层的沟道膜形成三维存储单元阵列；其中，所述导电材料形成多个组；并且其中，组之间的距离比彼此中导电材料之间的距离更长。

公开(公告)号：CN106169476A

公开(公告)日：2016-11-30

申请号：CN201610341096.7

申请日：2016-05-20

Applicant: 三星电子株式会社

Inventor： 李俊熙 ,  金志荣 ,  朴镇泽 ,  曹盛纯

IPC: H01L27/115

Abstract: 本发明提供了包括辅助位线的半导体装置。一种半导体装置包括交替的栅极和绝缘层的堆叠件。所述半导体装置包括伪单元区。所述半导体装置包括多根位线和多根辅助位线。所述多根辅助位线中的一些具有不同的对应长度。本发明还提供了形成半导体装置的相关方法。

公开(公告)号：CN102468282B

公开(公告)日：2016-08-24

申请号：CN201110365334.5

申请日：2011-11-17

Applicant: 三星电子株式会社

Inventor： 朴尚容 ,  朴镇泽 ,  金汉洙 ,  郑周赫 ,  赵源锡

IPC: H01L25/00 ,  H01L27/115 ,  H01L23/528 ,  H01L21/8247

CPC classification number: H01L21/823475 ,  H01L27/11519 ,  H01L27/11548 ,  H01L27/11556 ,  H01L27/11565 ,  H01L27/11575 ,  H01L27/11582 ,  H01L29/7926

Abstract: 本发明提供了三维半导体器件及其制造方法。该三维(3D)半导体器件包括：垂直沟道，从衬底附近的下端延伸到上端且连接多个存储单元；以及单元阵列，包括多个单元，其中所述单元阵列布置在设置于衬底上的具有阶梯台阶结构的层的栅堆叠中。栅堆叠包括：下层，包括下选择线，该下选择线耦接到下端附近的下非存储晶体管；上层，包括导电线，该导电线分别耦接到上端附近的上非存储晶体管且连接为单个导电件以形成上选择线；以及中间层，分别包括字线且耦接到单元晶体管，其中中间层设置在下选择线和上选择线之间。

公开(公告)号：CN104637883A

公开(公告)日：2015-05-20

申请号：CN201410641349.3

申请日：2014-11-13

Applicant: 三星电子株式会社

Inventor： 朴镇泽 ,  朴泳雨 ,  李载德

IPC: H01L21/8247

Abstract: 这里提供一种制造非易失性存储装置的方法，该方法包括：在衬底的顶表面上交替地层叠多个绝缘层和多个导电层；形成暴露所述衬底的顶表面以及所述绝缘层的侧表面和所述导电层的侧表面的开口；至少在所述导电层的暴露的侧表面上形成抗氧化层；在所述抗氧化层上形成栅极电介质层，所述栅极电介质层包括顺序形成在所述抗氧化层上的阻挡层、电荷存储层和隧穿层；以及在所述隧穿层上形成沟道区。

公开(公告)号：CN104425511A

公开(公告)日：2015-03-18

申请号：CN201410437175.9

申请日：2014-08-29

Applicant: 三星电子株式会社

Inventor： 李昌炫 ,  朴镇泽 ,  朴泳雨

IPC: H01L27/115

Abstract: 本发明提供具有垂直沟道结构的半导体器件。该半导体器件可以包括半导体衬底、地选择栅极电极和沟道结构。沟道结构可以在垂直于衬底的顶表面的第一方向上延伸穿过地选择栅极电极，并且包括沟道层、沟道接触层和台阶部分。沟道接触层可以接触衬底并且包括在垂直于第一方向的第二方向上的第一宽度。沟道层可以接触沟道接触层，包括在第一方向上在地选择栅极电极的底表面与衬底的顶表面之间的底表面，并且包括在第二方向上的不同于第一宽度的第二宽度。

公开(公告)号：CN103855167A

公开(公告)日：2014-06-11

申请号：CN201310646530.9

申请日：2013-12-04

Applicant: 三星电子株式会社

Inventor： 朴镇泽 ,  朴泳雨

IPC: H01L27/115 ,  G11C16/04

CPC classification number: H01L27/11578 ,  H01L27/11551 ,  H01L27/2481 ,  H01L29/4234 ,  H01L29/792

Abstract: 提供了一种非易失性存储器，其包括：在基底上在垂直于基底的方向上交替堆叠的多个沟道层和多个绝缘层，所述多个沟道层中的每一个包括在与基底平行的平面上沿第一方向延伸的多个沟道膜；多个导电材料，其从所述沟道层和所述绝缘层的顶部、在垂直于基底的方向上、通过每个沟道层的沟道膜中的区域延伸直到邻近基底的部分；多个信息存储膜，其在所述沟道层的沟道膜和所述导电材料之间提供；以及多个位线，其分别连接到所述沟道层。其中，所述导电材料、所述信息存储膜以及所述沟道层的沟道膜形成三维存储单元阵列；其中，所述导电材料形成多个组；并且其中，组之间的距离比彼此中导电材料之间的距离更长。

公开(公告)号：CN1967325B

公开(公告)日：2010-05-26

申请号：CN200610132254.4

申请日：2006-10-13

Applicant: 三星电子株式会社

Inventor： 李喜锡 ,  林孝泽 ,  朴镇泽 ,  朴珠湖

IPC: G02F1/133 ,  G09F9/00

CPC classification number: G02F1/136204 ,  G09G3/3611 ,  G09G2320/02

Abstract: 本发明提供了一种显示装置，该装置包括：多个像素；数据线，向像素传输数据电压；浮置棒，与数据线相交并被划分为多个件。通过将浮置棒划分为多个件，可防止数据信号的延迟，从而可显示优良的图像。此外，通过在浮置棒的件之间设置二极管，可使分散静电的效果最大化。

公开(公告)号：CN101615618A

公开(公告)日：2009-12-30

申请号：CN200910149282.0

申请日：2009-06-12

Applicant: 三星电子株式会社

Inventor： 朴镇泽 ,  崔正达 ,  柳璋铉 ,  朴泳雨

IPC: H01L27/115 ,  H01L29/788 ,  H01L29/06 ,  H01L21/8247 ,  H01L21/762 ,  H01L21/31

CPC classification number: H01L27/11573 ,  H01L27/11526 ,  H01L27/11546 ,  H01L27/11592 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了一种集成电路及其制作方法、固态存储器模块和计算机系统。一种集成电路包括闪速存储器单元和外围电路，该外围电路包括低电压晶体管(LVT)和高电压晶体管(HVT)。该集成电路包括隧道阻障层，该隧道阻障层包括SiON、SiN或其他高k材料。隧道阻障层可以包括HVT的栅极电介质的一部分。隧道阻障层可以构成HVT的完整的栅极电介质。在浅槽隔离(STI)之间或者在STI之上可以形成对应的隧道阻障层。因此，可以提高驱动器芯片IC的制造效率。