-
公开(公告)号：CN106904600A
公开(公告)日：2017-06-30
申请号：CN201510952655.3
申请日：2015-12-17
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: C01B32/186
CPC classification number: C01B2204/02 , C01P2002/82 , C01P2004/03
Abstract: 本发明提供一种在绝缘衬底上制备连续单层石墨烯的方法，包括：1）提供一绝缘衬底，于所述绝缘衬底上沉积锗薄膜；2）以所述锗薄膜为催化剂，在高温下生长石墨烯，同时，锗薄膜在高温下不断蒸发，并最终被全部去除，获得结合于绝缘衬底上的连续石墨烯。本发明通过绝缘衬底上锗薄膜催化生长石墨烯，并在生长的同时将锗薄膜蒸发去除，获得绝缘体上单层连续石墨烯，克服了传统工艺采用转移方法制备绝缘体上石墨烯所带来的如污染、皱褶等影响，提高了绝缘体上石墨烯材料的质量及性能。采用本发明的方法可以获得大面积单层连续石墨烯。本发明步骤简单，效果显著，在石墨烯制备领域具有广泛的应用前景。
-
公开(公告)号：CN104681054B
公开(公告)日：2017-04-19
申请号：CN201510107430.8
申请日：2015-03-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C7/06
Abstract: 本发明提供一种应用于静态随机存储器电路的灵敏放大器，所述灵敏放大器至少包括：获取电路，用于感知输入信号电压差；连接于所述获取电路的隔离电路，用于隔离所述输入信号及差分输出信号，削弱所述输入信号及所述差分输出信号的耦合作用；连接于所述隔离电路的辅助电路，用于稳定所述差分输出信号的初始电压；连接于所述隔离电路的锁存电路，用于锁存所述隔离电路的输出信号，放大并输出所述差分输出信号；连接于所述锁存电路的偏置电路，用于为所述锁存电路提供偏置。本发明可以有效缩短灵敏放大器读取时间，从而提高存储器读速度。另外，基于0.13微米SOI CMOS工艺，其仿真结果显示：当灵敏放大器输出电压高电平为70％VDD时，所需时间为93pS。
-
公开(公告)号：CN105977145A
公开(公告)日：2016-09-28
申请号：CN201610457787.3
申请日：2016-06-22
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/265 , H01L21/266 , H01L21/324
CPC classification number: H01L21/26506 , H01L21/0465 , H01L21/2654 , H01L21/266 , H01L21/324 , H01L21/3245
Abstract: 本发明提供一种应变量子点的制备方法及应变量子点。所述制备方法包括以下步骤：在标的材料上形成光刻胶，在所述光刻胶上形成多个注入窗口，进行H+离子或He离子注入，去除所述光刻胶，进行退火处理，使所述标的材料中的H+离子或He离子聚集成H2或He产生气泡凸起，从而得到标的材料的应变量子点。本发明的方法新颖，制备过程简单，可操作性强，应变量可观、可调；制备过程可控性强，注入窗口的大小、形状、间距，H+离子或He离子注入的能量、剂量，退火温度、时间等工艺参数均可调；且方法可用范围广，晶体材料均可使用该方法制备应变量子点。
-
公开(公告)号：CN105895703A
公开(公告)日：2016-08-24
申请号：CN201610237275.6
申请日：2016-04-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L21/336
Abstract: 本发明提供一种N型动态阈值晶体管、制备方法及提高工作电压的方法，该N型动态阈值晶体管至少包括：衬底结构，位于所述衬底结构上的n个阈值可调结构；所述阈值可调结构至少包含两个NMOS管和两个二极管，两个NMOS管共用体区，所述体区为N型重掺杂区；两个二极管共用N区，并以两个NMOS管共用的体区作为N区；所述第一二极管的N区与所述第一NMOS管的栅连接，所述第二二极管的N区与所述第二NMOS管的栅连接。本发明通过在两个NMOS管的栅体连接通路上各形成一个反偏PN结，来提升体区电压、降低阈值电压、提高驱动电流，实现工作电压的提高，扩展了N型动态阈值晶体管在低功耗电路设计领域的应用价值。
-
公开(公告)号：CN105895507A
公开(公告)日：2016-08-24
申请号：CN201610300774.5
申请日：2016-05-09
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/02 , H01L23/522
CPC classification number: H01L28/40
Abstract: 本发明提供一种基于绝缘体上硅衬底的射频电容元件及其制备方法，所述制备方法包括：1）制备绝缘体上硅衬底，所述绝缘体上硅衬底包括依次层叠的底层硅、绝缘层及顶层硅，所述绝缘层的下部于对应于制备射频电容元件的位置具有至少直至所述底层硅的凹槽；2）通过掩膜光刻于与所述凹槽的对应位置定义器件区域，并刻蚀去除器件区域的顶层硅，露出下方所述绝缘层的上部表面；3）基于CMOS工艺在器件区域制备射频电容元件。本发明基于图形化的绝缘体上硅衬底，通过后期刻蚀得到了具有衬底空腔的电容元件。电容下方的空腔结构减小了衬底的寄生电容，从而减小了电容损耗，提高了电容的q值，有助于提高集成化射频电路的性能。
-
Patent Agency Ranking
公开(公告)号：CN103985788B
公开(公告)日：2016-08-17
申请号：CN201410217764.6
申请日：2014-05-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L31/18 , H01L31/108 , H01L31/0352 , H01L31/0216
CPC classification number: Y02P70/521
Abstract: 本发明提供一种张应变锗光电探测器及其制作方法，该方法至少包括以下步骤：S1：提供一衬底并在其上依次形成牺牲层及锗层；S2：在所述锗层上形成一金属层，所述金属层对所述锗层提供应力；S3：将所述金属层图形化，形成一对金属主基座及一对金属次基座；S4：将所述锗层图形化以在所述金属主基座及金属次基座下分别形成锗主基座及锗次基座，并在每一对锗次基座之间形成至少一条锗桥线；S5：腐蚀掉所述锗桥线下方及所述锗次基座下方的牺牲层，以使所述锗桥线及所述锗次基座悬空，该悬空的锗次基座在所述金属层的应力作用下卷曲使所述锗桥线拉伸，得到张应变锗MSM光电探测器。本发明可提高MSM光电探测器的光电探测性能。
-
公开(公告)号：CN105845398A
公开(公告)日：2016-08-10
申请号：CN201610168527.4
申请日：2016-03-23
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01F27/36
CPC classification number: H01F27/36
Abstract: 本发明提供一种电感屏蔽环包括：平面螺旋电感及屏蔽环；所述平面螺旋电感位于所述屏蔽环中心位置，所述屏蔽环为不连续的金属块组成的环状，所述金属块通过通孔与扩散区连接。本发明提供了一种电感屏蔽环，用于解决现有技术中平面螺旋电感屏蔽环版图占用面积大，电感品质因数低的问题。
-
公开(公告)号：CN103809239B
公开(公告)日：2016-06-15
申请号：CN201210445107.8
申请日：2012-11-09
Applicant: 江苏尚飞光电科技有限公司 , 中科院南通光电工程中心 , 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种亚波长波导及制备方法。首先，在含氧基底表面沉积硬掩膜；随后，在所述硬掩膜表面制作出周期性单排光刻胶图形层；接着，以该周期性单排光刻胶图形层为掩膜形成单排周期性硬掩膜图形层；最后，以单排周期性硬掩膜图形层为掩膜对所述含氧基底的顶层进行刻蚀来形成能传输亚波长波的单排周期性柱体结构，本发明的亚波长波导结构紧凑，制备方法能与集成电路工艺兼容。
-
公开(公告)号：CN103137539B
公开(公告)日：2016-04-20
申请号：CN201110383801.7
申请日：2011-11-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L29/06
Abstract: 本发明提供一种绝缘体上Si/CoSi2衬底材料及其制备方法，通过Co与Si衬底两次反应生成CoSi2，并通过智能剥离工艺对其进行转移，以在传统SOI衬底的BOX层和顶层硅之间插入一层金属硅化物CoSi2，以代替常规SOI双极晶体管中的集电区重掺杂埋层，从而达到减小顶层硅厚度、简化工艺等目的。本发明的工艺简单，适用于大规模的工业生产。
-
公开(公告)号：CN105097846A
公开(公告)日：2015-11-25
申请号：CN201510532092.2
申请日：2015-08-26
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种基于sSi/SiGe/sSOI衬底的CMOS器件及其制作方法，所述CMOS器件包括：PMOS器件，包括硅衬底、埋氧层、应变硅层、SiGe层以及应变硅盖帽层，形成于所述SiGe层中的SiGe沟道、形成于所述SiGe层及应变硅盖帽层中且分别位于SiGe沟道两侧的P型源区及P型漏区，以及形成于所述应变硅盖帽层表面且与SiGe沟道对应的栅极结构；NMOS器件，包括形成于所述sSOI衬底的应变硅层中的sSi沟道、N型源区及N型漏区，所述N型源区及N型漏区分别位于所述sSi沟道两侧，以及形成于所述sSi沟道表面的栅极结构。本发明CMOS器件具有速度快、大驱动电流、低功耗、高集成度等优点，在集成电路领域具有广泛的应用前景。
-
-
-
-
-
-
-
-
-
Search Results
476
records
(took 0.056 seconds)
