-
公开(公告)号：CN109417076B
公开(公告)日：2019-11-22
申请号：CN201880002024.7
申请日：2018-10-09
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/1157 , H01L27/11578
摘要： 公开了具有堆栈间插塞的3D存储器件及其形成方法的实施例。在示例中，一种3D存储器件包括衬底、处于所述衬底上方的包括交错的导体层和电介质层的第一存储器堆栈、处于所述第一存储器堆栈上方的包括交错的导体层和电介质层的第二存储器堆栈、以及均竖直延伸通过所述第一或第二存储器堆栈的第一和第二沟道结构。所述第一沟道结构包括沿所述第一沟道结构的侧壁的第一存储器膜和半导体沟道以及处于所述第一沟道结构的上部部分中并且与第一半导体沟道接触的堆栈间插塞。所述堆栈间插塞的横向表面是平滑的。所述第二沟道结构包括沿所述第二沟道结构的侧壁的第二存储器膜和半导体沟道。所述第二半导体沟道与堆栈间插塞接触。
-
公开(公告)号：CN108987407A
公开(公告)日：2018-12-11
申请号：CN201810765577.X
申请日：2018-07-12
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/1157 , H01L27/11582
摘要： 本发明公开了一种三维存储器及其制造方法。其中，三维存储器包括：栅极叠层结构，包括若干层间隔排列的栅极；穿过所述栅极叠层结构的沟道结构，所述沟道结构包括沿所述栅极的堆叠方向依次设置的下沟道柱、导电连接层、上沟道柱；所述上沟道柱包括：沟道层，下端延伸至所述导电连接层内并与所述导电连接层接触；存储器层，环绕部分所述沟道层，且位于所述导电连接层的顶面之上。
-
公开(公告)号：CN118870819A
公开(公告)日：2024-10-29
申请号：CN202310468245.6
申请日：2023-04-26
申请人： 长江存储科技有限责任公司
摘要： 公开了一种三维存储器件，包括：由交错的导电层和绝缘层构成的层叠结构；垂直延伸穿过所述层叠结构的多个沟道结构和多个虚设沟道结构；沿第一方向延伸的栅缝隙结构，所述栅缝隙结构垂直延伸穿过所述层叠结构；其中，所述沟道结构包括半导体沟道和存储膜，所述第一虚设沟道结构包括第一介质部；所述虚设沟道结构包括位于所述栅缝隙结构的端部，并与所述栅缝隙结构连接的第一虚设沟道结构。
-
公开(公告)号：CN114551463A
公开(公告)日：2022-05-27
申请号：CN202210166774.6
申请日：2018-05-03
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/11565 , H01L27/1157 , H01L27/11573 , H01L27/11575 , H01L27/11578 , H01L27/11582 , H01L21/768 , H01L23/48 , H01L23/522
摘要： 公开了三维(3D)存储器件的互连结构和形成互连结构的方法的实施例。在示例中，3D NAND存储器件包括半导体衬底、设置于半导体衬底上的交替堆叠层、以及在衬底的隔离区域上的垂直延伸通过交替堆叠层的电介质结构。此外，交替堆叠层邻接电介质结构的侧壁表面，并且电介质结构由电介质材料形成。3D存储器件额外包括垂直延伸通过电介质结构和隔离区域的一个或多个贯穿阵列触点，以及垂直延伸通过交替堆叠层的一个或多个沟道结构。
-
公开(公告)号：CN110137178B
公开(公告)日：2022-04-01
申请号：CN201910318434.9
申请日：2019-04-19
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/11556 , H01L27/11582
摘要： 公开了一种3D存储器件及其制造方法，包括：在衬底上形成第一叠层结构；形成贯穿第一叠层结构的第一柱体；在第一叠层结构上形成第二叠层结构；形成贯穿第二叠层结构的第二柱体；去除第一柱体和第二柱体的一部分，形成沟道孔；以及在沟道孔内形成沟道柱，其中，第一柱体至少包括线性氧化层和多晶硅层，第二柱体至少包括线性氧化层；第一柱体和第二柱体的线性氧化层在第一叠层结构和第二叠层结构的边界处断开，且在断开处沟道柱连续延伸。本发明实施例在第一叠层结构内形成线性氧化层和多晶硅层，在第二叠层结构内形成线性氧化层，在刻蚀多晶硅层时两层叠层结构内的线性氧化层可以避免连接处叠层结构受损，从而提高3D存储器件的良率和可靠性。
-
公开(公告)号：CN111512439B
公开(公告)日：2021-08-31
申请号：CN202080000655.2
申请日：2020-03-19
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/115 , H01L27/11524 , H01L27/11529 , H01L27/11556 , H01L27/1157 , H01L27/11573 , H01L27/11582
摘要： 公开了3D存储结构的实施方式和用于形成其的方法。制造方法包括：形成在3D NAND存储器件的阶梯区域、外围器件区域和衬底接触区域中的多个开口。开口可以由跟随有多个蚀刻工艺的光刻工艺形成。开口可以包括暴露下层的完整开口和中间开口，其中光刻胶的剩余部分仍然存在于开口和下层之间。光刻胶的剩余部分可以使在下层阶梯结构的较深开口的形成期间在上层阶梯结构的较短开口中的蚀刻工艺延迟。导电材料沉积到开口内以形成用于结构(诸如衬底接触焊盘、上层阶梯结构和下层阶梯结构和/或外围器件)的接触结构。
-
公开(公告)号：CN113035883A
公开(公告)日：2021-06-25
申请号：CN202110214761.7
申请日：2018-07-12
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/1157 , H01L27/11582
摘要： 本发明公开了一种三维存储器及其制造方法。其中，三维存储器包括：栅极叠层结构，包括若干层间隔排列的栅极；穿过所述栅极叠层结构的沟道结构，所述沟道结构包括沿所述栅极的堆叠方向依次设置的下沟道柱、导电连接层、上沟道柱；所述上沟道柱包括：上沟道层，下端延伸至所述导电连接层内并与所述导电连接层接触；上存储器层，环绕部分所述上沟道层，且位于所述导电连接层的顶面之上；所述下沟道柱包括：下沟道层，上端延伸至所述导电连接层并与所述导电连接层接触；下存储器层，环绕部分所述下沟道层，且位于所述导电连接层的底面之下；其中，所述导电连接层、所述上沟道层以及所述下沟道层的材料相同。
-
公开(公告)号：CN110137178A
公开(公告)日：2019-08-16
申请号：CN201910318434.9
申请日：2019-04-19
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/11556 , H01L27/11582
摘要： 公开了一种3D存储器件及其制造方法，包括：在衬底上形成第一叠层结构；形成贯穿第一叠层结构的第一柱体；在第一叠层结构上形成第二叠层结构；形成贯穿第二叠层结构的第二柱体；去除第一柱体和第二柱体的一部分，形成沟道孔；以及在沟道孔内形成沟道柱，其中，第一柱体至少包括线性氧化层和多晶硅层，第二柱体至少包括线性氧化层；第一柱体和第二柱体的线性氧化层在第一叠层结构和第二叠加结构的边界处断开，且在断开处沟道柱连续延伸。本发明实施例在第一叠层结构内形成线性氧化层和多晶硅层，在第二叠层结构内形成线性氧化层，在刻蚀多晶硅层时两层叠层结构内的线性氧化层可以避免连接处叠层结构受损，从而提高3D存储器件的良率和可靠性。
-
公开(公告)号：CN109496355A
公开(公告)日：2019-03-19
申请号：CN201880002281.0
申请日：2018-10-23
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/11524 , H01L27/11551 , H01L27/1157 , H01L27/11578
摘要： 公开了3D存储设备及其形成方法的实施例。在示例中，一种3D存储设备包括：存储器叠层，所述存储器叠层包括交错的导电层和电介质层；沟道结构，垂直延伸穿过存储器叠层；以及存储器叠层上方的半导体层。沟道结构包括在沟道结构下部中的沟道插塞，沿沟道结构的侧壁的存储膜，以及在存储膜上方并与沟道插塞接触的半导体沟道。半导体层包括在半导体沟道上方并与半导体沟道接触的半导体插塞。
-
公开(公告)号：CN109417076A
公开(公告)日：2019-03-01
申请号：CN201880002024.7
申请日：2018-10-09
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/1157 , H01L27/11578
摘要： 公开了具有堆栈间插塞的3D存储器件及其形成方法的实施例。在示例中，一种3D存储器件包括衬底、处于所述衬底上方的包括交错的导体层和电介质层的第一存储器堆栈、处于所述第一存储器堆栈上方的包括交错的导体层和电介质层的第二存储器堆栈、以及均竖直延伸通过所述第一或第二存储器堆栈的第一和第二沟道结构。所述第一沟道结构包括沿所述第一沟道结构的侧壁的第一存储器膜和半导体沟道以及处于所述第一沟道结构的上部部分中并且与第一半导体沟道接触的堆栈间插塞。所述堆栈间插塞的横向表面是平滑的。所述第二沟道结构包括沿所述第二沟道结构的侧壁的第二存储器膜和半导体沟道。所述第二半导体沟道与堆栈间插塞接触。
-
-
-
-
-
-
-
-
-
搜索结果
42 条记录 (耗时 0.04 秒)
