-
公开(公告)号:CN119782928A
公开(公告)日:2025-04-08
申请号:CN202411714443.7
申请日:2024-11-27
Applicant: 杭州电子科技大学
IPC: G06F18/2415 , A61B5/374 , A61B5/18 , A61B5/00 , G06F18/25 , G06F18/213 , G06N3/0464 , G06N3/047
Abstract: 本发明公开了一种基于双源多尺度特征融合网络的疲劳驾驶检测方法,其针对采集的脑电信号进行分频滤波并提取微分熵作为通道特征,斯皮尔曼等级相关系数作为脑网络特征;对滤波后提取的通道特征进行映射和堆叠,使其转换为三维特征后输入不同核大小的VSCM得到不同尺度的特征信息,与传统技术中按通道顺序一维排列的方式相比,本发明较好地考虑了电极通道在人脑空间中的实际分布,解决了原本在人脑空间中相邻的电极通道在卷积的过程中无法被正常使用的问题;同时,本发明利用上采样层对不同级的逐点卷积进行融合,并通过卷积层对融合后的特征经过一系列卷积再叠加得到更加全面的多尺度特征,适用于通道数量较少的情况,提高了疲劳驾驶检测率。
-
公开(公告)号:CN119357826A
公开(公告)日:2025-01-24
申请号:CN202411503476.7
申请日:2024-10-25
Applicant: 杭州电子科技大学
IPC: G06F18/2415 , G06F18/10 , G06F18/213 , G06F18/25 , G06N3/0464 , G06N3/047 , G06N3/048 , A61B5/369 , A61B5/00
Abstract: 本发明公开一种基于通道自适应卷积核与信息融合网络的手指运动想象解码方法。本发明引入通道自适应核模块CAK来应对卷积核的通道差异问题,采用两个分支来解决不同的电极通道间存在差异问题,一个是以原始EEG信号为输入的EEG‑CAK分支,另一个是以协方差矩阵作为输入的COV‑CAK分支。EEG‑CAK和COV‑CAK分支输出的特征向量拼接为一个特征向量;特征向量通过两个全连接层,第二层中神经元等于手指运动想象的类别数量。CAK模块在CNN的框架内巧妙地同时为所有的通道确定有效的卷积核,并融合他们提取的信息。另外,CAK是一个通用模块可以应用于其他的EEG任务。本发明公开的手指运动想象的解码方案取得了目前最佳的解码准确率。
-
公开(公告)号:CN113946438B
公开(公告)日:2024-04-30
申请号:CN202111032953.2
申请日:2021-09-03
Applicant: 西安电子科技大学 , 上海工业控制安全创新科技有限公司
IPC: G06F9/50
Abstract: 本发明公开了一种基于容器整合的在线迁移调度方法、装置、设备和系统,获取多个节点分别对应的负载值,其中,节点对应的负载值用于指示从当前时间窗口起向前连续N个时间窗口对应的节点的负载情况,将每个节点的负载值输入至过载预测模型,分别得到每个节点的预测结果,预测结果用于指示节点在当前时间窗口的下一个时间窗口是否过载,过载预测模型包括卷积神经网络层和门控循环单元层,过载预测模型的训练样本包含监督型数据,将过载节点的待迁移容器迁移到目标节点,多个节点包括目标节点,过载节点的预测结果指示过载节点在当前时间窗口的下一个时间窗口过载。实现对容器云环境中资源的调度与分配,提高资源的利用率及能源效率。
-
公开(公告)号:CN110534514B
公开(公告)日:2022-01-25
申请号:CN201910837060.1
申请日:2019-09-05
Applicant: 电子科技大学
IPC: H01L27/088 , H01L29/06 , H01L29/40
Abstract: 本发明提供一种横向高压功率半导体器件的槽型终端结构,属于半导体功率器件技术领域。通过在横向高压功率半导体器件的曲率终端部分的N型轻掺杂漂移区内引入槽型介质条环,使得N型轻掺杂漂移区内的环型介质承担了主要耐压,这样就避免了由于漏端加高压所带来的源端PN结冶金界结面产生高电场峰值,进而造成器件耐压降低。由于介质槽的临界击穿电场远高于硅材料,所以本发明可以减小器件曲率终端的宽度,使电场线更加集中而不会提前击穿,这样就节约器件版图面积,并且与CMOS工艺相兼容,利用本发明可制作高压、高速、低导通损耗的横向高压功率器件。
-
公开(公告)号:CN110534514A
公开(公告)日:2019-12-03
申请号:CN201910837060.1
申请日:2019-09-05
Applicant: 电子科技大学
IPC: H01L27/088 , H01L29/06 , H01L29/40
Abstract: 本发明提供一种横向高压功率半导体器件的槽型终端结构,属于半导体功率器件技术领域。通过在横向高压功率半导体器件的曲率终端部分的N型轻掺杂漂移区内引入槽型介质条环,使得N型轻掺杂漂移区内的环型介质承担了主要耐压,这样就避免了由于漏端加高压所带来的源端PN结冶金界结面产生高电场峰值,进而造成器件耐压降低。由于介质槽的临界击穿电场远高于硅材料,所以本发明可以减小器件曲率终端的宽度,使电场线更加集中而不会提前击穿,这样就节约器件版图面积,并且与CMOS工艺相兼容,利用本发明可制作高压、高速、低导通损耗的横向高压功率器件。
-
公开(公告)号:CN118940180A
公开(公告)日:2024-11-12
申请号:CN202411007354.9
申请日:2024-07-25
Applicant: 杭州电子科技大学
IPC: G06F18/2433 , G06F18/214 , G06F18/10 , G06F18/23213 , G06N3/0442 , G06N3/0455 , G06N3/08 , G06F123/02
Abstract: 本发明公开一种基于异常注意力和门控存储的多变量时序异常检测方法,首先收集多变量时间序列数据集,接着构建基于异常注意力和门控存储的多变量时序异常检测模型,包括:异常注意力模块、门控存储模块和弱解码器;然后将预处理后的时间序列输入异常注意力模块获得关联差异,根据序列关联矩阵得到隐状态数据,经门控存储模块得到检索内存项,将检索内存项和查询在特征维度相加获得弱解码器的输入数据,通过弱解码器得到重构时间序列;再对模型进行训练并判定异常数据。本发明方法强化了模型的重构能力,并能够更有效地捕获关联差异,提高了时序异常检测的精度,可应用于水处理设备、交通信号设备、互联网公司服务器等传感器数据的时序异常检测。
-
公开(公告)号:CN118071998A
公开(公告)日:2024-05-24
申请号:CN202410267197.9
申请日:2024-03-08
Applicant: 杭州电子科技大学
IPC: G06V10/25 , G06V10/24 , G06V10/52 , G06V10/80 , G06V10/82 , G06N3/0455 , G06N3/0464 , G06N3/09
Abstract: 本发明公开了基于边缘信息自适应特征融合网络的伪装目标检测方法,包括:获取伪装目标图像数据;构建基于边缘信息自适应特征融合网络;利用图像数据训练集对基于边缘信息自适应特征融合网络进行训练,得到训练完成后的伪装目标检测模型;采集待检测的伪装目标图像,对待检测的图像进行预处理,然后输入到训练完成后的伪装目标检测模型中,生成当前检测图像的检测结果。本发明通过使用MCFE模块提高每个特征层对多尺度上下文信息建模的能力,并强调对伪装目标响应突出的区域和通道,解决了丰富上下文信息时容易丢失细节信息的问题;通过使用MID模块聚合多层特征,生成定位图,解决了聚合多层特征时相邻层特征交互不充分的问题;通过使用AFF模块自适应融合来自编码器和解码器特征,解决了融合编码器和解码器特征时忽略不同层次特征的特点和贡献的问题;所提出的网络能够有效解决复杂场景下伪装目标检测性能差的问题,提供更加准确的检测结果。
-
公开(公告)号:CN115081180A
公开(公告)日:2022-09-20
申请号:CN202210492066.1
申请日:2022-05-05
Applicant: 西安电子科技大学
IPC: G06F30/20
Abstract: 本发明公开了一种总剂量作用下栅隧穿电流仿真方法,包括以下步骤:步骤10,对SOI NMOS器件进行三维器件结构建模;步骤20,将SOI NMOS三维器件结构模型的栅介质材料参数文件进行修改,以激活Radiation模型,并设置模型的辐照偏置状态;步骤30,设置辐照剂量率和多个不同的辐照时间,对SOI NMOS三维器件结构模型进行辐照总剂量仿真,提取不同辐照剂量下对应的阈值电压Vth;步骤40,将阈值电压Vth输入栅隧穿电流经验公式中进行模拟仿真,得到总剂量效应下栅隧穿电流特性。本发明通过在不同偏置状态及不同辐照剂量随时间的变化,获得器件阈值电压,再将变化后的阈值电压代入栅隧穿电流的经验公式中进行模拟仿真,从而能够准确获得不同辐照总剂量下栅隧穿电流。
-
公开(公告)号:CN110444591B
公开(公告)日:2021-04-20
申请号:CN201910819845.6
申请日:2019-08-31
Applicant: 电子科技大学
IPC: H01L29/423 , H01L29/78 , H01L29/739 , H01L21/336 , H01L21/331
Abstract: 本发明提供一种具有低比导通电阻的槽型器件及制造方法,包括第一导电类型衬底,第一导电类型漂移区,第一导电类型源极接触区,第二导电类型阱区,第二导电类型源端接触区,源极金属接触,第一介质氧化层,第二介质氧化层,第三介质氧化层,第四介质氧化层,控制栅多晶硅电极、分离栅多晶硅电极;本发明充分发掘深槽结构的三维耗尽能力,提出在z方向具有深槽和浅槽交替分布的槽型器件结构,利用深槽对额外的第一导电类型漂移区进行耗尽,保持器件耐压的稳定,同时,额外的第一导电类型漂移区在开态时为器件提供了更多的导电通路,减小器件的比导通电阻。
-
公开(公告)号:CN110459599B
公开(公告)日:2021-03-16
申请号:CN201910819950.X
申请日:2019-08-31
Applicant: 电子科技大学
IPC: H01L29/06 , H01L29/40 , H01L29/78 , H01L21/336
Abstract: 本发明提供一种具有深埋层的纵向浮空场板器件及制造方法,包括:深埋层,第一导电类型半导体衬底、第一导电类型阱区、第一导电类型半导体接触区、第二导电类型漂移区、第二导电类型阱区、第二导电类型半导体接触区、第一介质氧化层、第二介质氧化层、第三介质氧化层、浮空场板多晶硅电极、控制栅多晶硅电极,金属条;第一介质氧化层和浮空场板多晶硅电极构成纵向浮空场板,本发明根据纵向浮空场板的结构与工艺特点,在器件的第二导电类型漂移区或第一导电类型半导体衬底中引入深度达到3‑20μm的深埋层,且该深埋层RESURF技术能够与现有RESURF技术充分兼容,进一步调制漂移区电场,降低器件的比导通电阻。
-
-
-
-
-
-
-
-
-