-
公开(公告)号：CN118266280A
公开(公告)日：2024-06-28
申请号：CN202280076315.7
申请日：2022-05-22
Applicant: 桑迪士克科技有限责任公司
Abstract: 一种存储器器件包括位于衬底上方的绝缘层和导电层的交替堆叠、包括竖直半导体沟道和存储器膜的存储器开口填充结构。该存储器膜包括与该竖直半导体沟道接触的隧穿介电层、位于该绝缘层的层级处并且包括第一元素的介电氧化物材料的第一介电氧化物材料部分的第一竖直堆叠、以及位于该导电层的层级处并且包括混合介电氧化物材料的第二介电氧化物材料部分的第二竖直堆叠，该混合介电氧化物材料是该第一元素和第二元素的介电氧化物材料。
-
公开(公告)号：CN117652218A
公开(公告)日：2024-03-05
申请号：CN202280048880.2
申请日：2022-05-19
Applicant: 桑迪士克科技有限责任公司
Abstract: 一种三维存储器器件，该三维存储器器件包括：第一绝缘层和第一导电层的第一交替堆叠，该第一交替堆叠定位在半导体材料层上方；层间介电层；以及第二绝缘层和第二导电层的第二交替堆叠，该第二交替堆叠定位在该层间介电层上方。存储器开口竖直延伸穿过该第二交替堆叠、该层间介电层和该第一交替堆叠。存储器开口填充结构定位在该存储器开口中，并且包括第一竖直半导体沟道、第二竖直半导体沟道以及层间掺杂区，该层间掺杂区定位在该第一半导体沟道和该第二半导体沟道之间，并且提供与该第一竖直半导体沟道的第一p‑n结并提供与该第二竖直半导体沟道的第二p‑n结。
-
公开(公告)号：CN116584166A
公开(公告)日：2023-08-11
申请号：CN202180087677.1
申请日：2021-06-14
Applicant: 桑迪士克科技有限责任公司
IPC: H10B43/50
Abstract: 一种三维存储器装置包含：第一字线区，其包含第一字线和连续绝缘层的第一交替堆叠；第一存储器堆叠结构，其竖直地延伸穿过所述第一交替堆叠；第二字线区，其包括第二字线和所述连续绝缘层的第二交替堆叠；第二存储器堆叠结构，其竖直地延伸穿过所述第二交替堆叠；多个电介质分离器结构，其位于所述第一字线区与所述第二字线区之间；以及至少一个桥接区，其位于所述多个电介质分离器结构之间以及所述第一字线区与所述第二字线区之间。所述连续绝缘层在所述第一字线区中的所述第一交替堆叠与所述第二字线区中的所述第二交替堆叠之间延伸穿过所述至少一个桥接区。
-
公开(公告)号：CN108431955B
公开(公告)日：2022-06-24
申请号：CN201680076109.0
申请日：2016-12-16
Applicant: 桑迪士克科技有限责任公司
IPC: H01L27/11575 , H01L27/11582 , H01L27/11573 , H01L27/11548 , H01L27/11556 , H01L27/11526
Abstract: 一种制造结构的方法包含：在衬底(9)之上形成包含绝缘层(42)和间隔体材料层(32)的处理中的交替堆叠体；通过将处理中的交替堆叠体划分为第一交替堆叠体(100，300)和第二交替堆叠体(200)来形成阶梯式表面的两个集合，第一交替堆叠体具有第一阶梯式表面，并且第二交替堆叠体具有第二阶梯式表面；穿过第一交替堆叠体(100)形成至少一个存储器堆叠体结构，至少一个存储器堆叠体结构中的每一个包含电荷储存区域、隧穿电介质和半导体沟道；用导电层(46)替代第一交替堆叠体中的绝缘层(42)的部分，同时在第二交替堆叠体中留下绝缘层的完整部分；以及穿过第二交替堆叠体形成接触通孔结构(84)以接触第二堆叠体下方的外围半导体器件。
-
公开(公告)号：CN113196484A
公开(公告)日：2021-07-30
申请号：CN202080007004.6
申请日：2020-03-26
Applicant: 桑迪士克科技有限责任公司
IPC: H01L27/11585 , H01L27/1159 , H01L27/11597
Abstract: 本发明公开了一种铁电场效应晶体管(FeFET)，该FeFET包括：半导体沟道；源极区，该源极区接触该半导体沟道的一个端部；漏极区，该漏极区接触该半导体沟道的第二端部；栅极电极；铁电栅极介电层，该铁电栅极介电层位于该半导体沟道和该栅极电极之间；和双向选择器材料层，该双向选择器材料层位于该栅极电极和该铁电栅极介电层之间。
-
Patent Agency Ranking
公开(公告)号：CN108811517B
公开(公告)日：2021-06-15
申请号：CN201780002979.8
申请日：2017-11-20
Applicant: 桑迪士克科技有限责任公司
Abstract: 在半导体衬底的上部部分中提供具有均匀深度的沟槽。形成连续介电材料层，该连续介电材料层包含填充沟槽的整个体积的栅极电介质。栅电极形成在栅极电介质之上，使得栅电极上覆盖于栅电极的中心部分并且不上覆盖于位于栅极电介质的中心部分的相对侧上栅极电介质的第一外围部分和第二外围部分。在形成介电栅极间隔体之后，通过掺杂半导体衬底的相应的部分在半导体衬底内形成源极延伸区域和漏极延伸区域。
-
公开(公告)号：CN111149206A
公开(公告)日：2020-05-12
申请号：CN201880063144.8
申请日：2018-09-21
Applicant: 桑迪士克科技有限责任公司
IPC: H01L27/11556 , H01L27/1157 , H01L25/065 , H01L23/522
Abstract: 本公开提供了一种三维存储器器件，三维存储器器件包括位于衬底上方的绝缘层和导电层的交替堆叠体。存储器堆叠结构位于存储器阵列区中，存储器堆叠结构中的每个存储器堆叠结构包括存储器膜和竖直半导体沟道。接触通孔结构位于平台区中并接触导电层中的相应一个导电层。导电层中的每个导电层具有贯穿存储器阵列区的相应第一厚度并包括在平台区内具有大于相应第一厚度的相应第二厚度的接触部分。该接触部分的较大厚度阻止在形成用于形成接触通孔结构的接触通孔腔期间的蚀刻穿过。
-
公开(公告)号：CN108093656A
公开(公告)日：2018-05-29
申请号：CN201680054810.2
申请日：2016-08-17
Applicant: 桑迪士克科技有限责任公司
IPC: H01L27/1157 , H01L27/11582 , H01L27/11573 , H01L27/11575
CPC classification number: H01L27/11582 , H01L27/1157 , H01L27/11573 , H01L27/11575
Abstract: 包括多个堆叠结构的三维存储器器件可以形成有接合区域电极，该接合区域电极是形成在位于靠近上堆叠结构与下堆叠结构之间的接口的接合区域处的电极。通过多个堆叠结构形成存储器堆叠结构。接合区域电极横向地环绕与不同的堆叠结构之间邻近的接口的存储器堆叠结构的一部分。接合区域电极包括具有厚度的层部分、和横向地环绕存储器堆叠结构并且具有比层部分的厚度大的垂直长度的套环部分。套环部分相对于层部分的垂直长度的增加的垂直长度提供对在位于靠近不同的堆叠结构之间的接口的存储器堆叠结构中的半导体沟道的一部分的增强的控制。
-
公开(公告)号：CN113169180B
公开(公告)日：2025-02-28
申请号：CN201980079862.9
申请日：2019-11-26
Applicant: 桑迪士克科技有限责任公司
IPC: H10B43/00 , H10B43/35 , H10B43/27 , H01L21/764
Abstract: 本发明公开了一种三维存储器器件，该三维存储器器件包括导电条带和间隔物条带的交替堆叠，这些交替堆叠位于衬底上方并且通过存储器堆叠组件彼此横向间隔开。这些间隔物条带可包括气隙条带或绝缘条带。这些存储器堆叠组件中的每个存储器堆叠组件包括横向突起区的两个二维阵列。这些横向突起区中的每个横向突起区包括相应的弯曲电荷存储元件。这些电荷存储元件可以是位于相应横向突起区内的离散元件，或者可以是在多个导电条带上方竖直延伸的电荷存储材料层的一部分。这些存储器堆叠组件中的每个存储器堆叠组件可包括横向覆盖在电荷存储元件的相应竖直堆叠上面的两行竖直半导体沟道。
-
公开(公告)号：CN113169119B
公开(公告)日：2024-07-12
申请号：CN201980083330.2
申请日：2019-11-26
Applicant: 桑迪士克科技有限责任公司
IPC: H10B41/35 , H10B41/27 , H10B43/35 , H10B43/27 , H01L21/768
Abstract: 本发明提供一种三维存储器器件，该三维存储器器件包括：绝缘层32和导电层46的交替堆叠，该交替堆叠定位在衬底(9,10)上方；第一存储器开口填充结构58A，该第一存储器开口填充结构延伸穿过交替堆叠(32,46)，其中该第一存储器开口填充结构(58A)中的每个第一存储器开口填充结构包括相应的第一存储器膜(50)、接触该相应的第一存储器膜(50)的内侧壁的相应的第一竖直半导体沟道(60)以及相应的第一介电芯(62)，该第一介电芯在其下部部分处具有圆形或椭圆形水平横截面形状，并且在其上部部分处具有半圆形或半椭圆形水平横截面形状。
-
-
-
-
-
-
-
-
-
Search Results
57
records
(took 0.051 seconds)
