-
公开(公告)号：CN110622320A
公开(公告)日：2019-12-27
申请号：CN201880019440.8
申请日：2018-01-26
IPC: H01L29/78 , H01L21/336 , H01L29/12 , H01L29/861 , H01L29/868
Abstract: 半导体装置具备：半导体基板，具有上表面和下表面；上表面电极，设置在半导体基板的上表面；及下表面电极，设置在半导体基板的下表面。在俯视观察时，半导体基板具有包含半导体基板的中心的第一范围和位于第一范围与半导体基板的外周缘之间的第二范围。在第一范围和第二范围分别设置内置有体二极管的MOSFET结构。MOSFET结构在第一范围与第二范围之间互不相同，以使相对于相同电流密度的体二极管的正向电压在第一范围中比在第二范围中高。
-
公开(公告)号：CN107833921A
公开(公告)日：2018-03-23
申请号：CN201710665659.2
申请日：2017-08-07
IPC: H01L29/78 , H01L29/423 , H01L29/36 , H01L29/10 , H01L21/336
CPC classification number: H01L29/1095 , H01L29/0619 , H01L29/0623 , H01L29/0696 , H01L29/1608 , H01L29/4236 , H01L29/42368 , H01L29/66068 , H01L29/66583 , H01L29/66734 , H01L29/7813 , H01L29/7827 , H01L29/1087 , H01L29/36 , H01L29/66484 , H01L29/66666
Abstract: 本发明涉及开关器件和制造开关器件的方法。开关器件包括半导体衬底；第一沟槽和第二沟槽；栅极绝缘层；和栅极电极。半导体衬底包括在延伸到第一沟槽和第二沟槽的底表面的区域中布置的第一导电类型的第一半导体区、第二导电类型的本体区、第一导电类型的第二半导体区、第二导电类型的第一底部半导体区和第二底部半导体区，以及从第一沟槽在从本体区的下端的深度到第一沟槽和第二沟槽的底表面的深度的深度范围内延伸以到达第二沟槽的第二导电类型的连接半导体区，所述连接半导体区接触所述第二半导体区，并且被连接到所述本体区以及所述第一底部半导体区和所述第二底部半导体区。
-
公开(公告)号：CN117276345A
公开(公告)日：2023-12-22
申请号：CN202311330705.5
申请日：2020-02-13
Applicant: 株式会社电装
IPC: H01L29/78 , H01L29/16 , H01L29/08 , H01L29/423 , H01L29/10 , H01L21/02 , H01L29/66 , H01L21/66 , H01L21/04 , H01L29/739 , H01L29/06 , H01L29/12 , H01L21/28
Abstract: 本发明提供碳化硅半导体装置的制造方法。包括以下工序：使作为测定对象层的n型的碳化硅层外延生长；在使上述碳化硅层外延生长后，使上述碳化硅层的表面电子稳定化；以及在上述表面电子的稳定化后，在涂布电荷而使上述碳化硅层的表面带电后，通过测定上述碳化硅层的表面电位而测定该碳化硅层的n型杂质浓度。
-
公开(公告)号：CN112242451B
公开(公告)日：2023-10-20
申请号：CN202010678491.0
申请日：2020-07-15
Applicant: 株式会社电装
IPC: H01L29/872 , H01L29/47
Abstract: 一种半导体器件，包括：肖特基二极管；半导体基板(10)，其包括第一表面(10a)和与第一表面相反的第二表面(10b)；肖特基电极(30)，其放置在第一表面上并且与半导体基板肖特基接触；放置在肖特基电极上的第一电极(50)；和第二电极(70)，其被放置在第二表面上并连接到半导体基板。肖特基电极由柱状晶体的金属材料制成。在所述肖特基电极的至少一部分区域中，所述肖特基电极上的碳含量小于6×1019cm‑3。
-
公开(公告)号：CN111180516B
公开(公告)日：2023-10-20
申请号：CN201911081130.1
申请日：2019-11-07
Applicant: 株式会社电装
IPC: H01L29/78 , H01L29/739 , H01L29/423
Abstract: 半导体装置具备：半导体基板；覆盖半导体基板的上表面的一部分的绝缘膜；隔着绝缘膜而与半导体基板的上表面对向的栅电极。在半导体基板，通过体层而向上表面延伸的漂移层隔着绝缘膜而与栅电极对向。绝缘膜从半导体基板的上表面通过栅电极与上表面电极之间延伸至栅电极的上表面，在栅电极的上表面划定开口。在通过与栅电极对向的漂移层的对向面并与该对向面垂直的直线的集合即第一区域内，在栅电极的上表面不存在绝缘膜。
-
Patent Agency Ranking
公开(公告)号：CN114556588A
公开(公告)日：2022-05-27
申请号：CN201980101194.5
申请日：2019-10-11
Applicant: 株式会社电装
Abstract: 一种开关元件，具有沟槽型的多个栅极电极。半导体基板具有：n型的漂移区域，在各所述沟槽的底面以及侧面与栅极绝缘膜相接；p型的体区域，在所述漂移区域的上侧与所述栅极绝缘膜相接；p型的多个底部区域，配置于所述沟槽的正下方并且是从所述栅极绝缘膜离开的位置；以及p型的连接区域，将各所述底部区域与所述体区域连接。使相邻的所述底部区域之间的间隔耗尽化所需的耗尽层伸展距离的一半比使体区域与沟槽的下端之间的间隔耗尽化所需的耗尽层伸展距离以及使底部区域与沟槽的下端之间的间隔耗尽化所需的耗尽层伸展距离长。
-
公开(公告)号：CN114342064A
公开(公告)日：2022-04-12
申请号：CN202080060210.3
申请日：2020-03-18
Applicant: 株式会社电装
IPC: H01L21/822 , H01L27/04 , H01L21/8234 , H01L27/06 , H01L27/088 , H01L29/06 , H01L29/78 , H01L29/12 , H01L29/861 , H01L29/868
Abstract: 半导体装置具备半导体衬底，该半导体衬底具有形成有主开关元件构造的有源区域、形成有感测开关元件构造的电流感测区域、以及位于上述有源区域和上述电流感测区域的周围的周边区域。上述半导体衬底是在 方向上具有偏离角的4H－SiC衬底。上述电流感测区域在沿着 方向观察时配置在不存在上述有源区域的范围中。
-
公开(公告)号：CN109417089B
公开(公告)日：2021-09-28
申请号：CN201780041585.3
申请日：2017-06-29
IPC: H01L29/06 , H01L29/12 , H01L29/47 , H01L29/78 , H01L29/861 , H01L29/868 , H01L29/872
Abstract: 与相邻的p型保护环(21)彼此的间隔对应地设定p型保护环(21)的宽度，使得p型保护环(21)彼此的间隔越大则宽度越大。另外，使框状部(32)的宽度基本上与p型深层(5)的宽度相等，并使框状部(32)彼此的间隔与p型深层(5)彼此的间隔相等。由此，能够在单元部、连接部以及保护环部减小每单位面积的沟槽(5a、21a、30a)的形成面积的差。因此，在形成p型层(50)时，进入每单位面积的沟槽(5a、21a、30a)内的p型层(50)的量的差也变小，能够使p型层(50)的厚度均匀化。
-
公开(公告)号：CN111133588A
公开(公告)日：2020-05-08
申请号：CN201880059522.5
申请日：2018-09-17
Applicant: 株式会社电装
IPC: H01L29/78 , H01L21/336 , H01L29/12
Abstract: 在以一个方向为长度方向的沟槽栅构造的下方，配置具有以与沟槽栅构造交叉的方向为长度方向的JFET部(3)及电场阻挡层(4)的饱和电流抑制层(3、4)。此外，JFET部(3)和电场阻挡层(4)为交替地反复形成的条形状，将JFET部(3)做成具有第1导电型杂质浓度比较高的第1层(3b)和第1导电型杂质浓度比其低的第2层(3c)的结构。
-
公开(公告)号：CN110914998A
公开(公告)日：2020-03-24
申请号：CN201880044763.2
申请日：2018-06-21
Applicant: 株式会社电装
IPC: H01L29/78 , H01L21/336 , H01L29/06 , H01L29/12
Abstract: 使沟槽栅构造的长度方向与JFET部(3)中的条状的部分以及电场阻挡层(4)的长度方向为相同方向，使第2导电型的连结层(9)的长度方向与它们交叉。通过这样的结构，能够与连结层(9)无关地设定沟槽栅构造的间隔，与将连结层(9)配置在各沟槽栅之间的情况相比能够更窄。
-
-
-
-
-
-
-
-
-
Search Results
31
records
(took 0.04 seconds)
