-
公开(公告)号：CN103177968B
公开(公告)日：2015-11-18
申请号：CN201210575014.7
申请日：2012-12-26
Applicant: 株式会社电装
IPC: H01L21/336 , H01L21/304
CPC classification number: H01L21/78 , H01L21/02639 , H01L21/30625 , H01L21/31138 , H01L29/0657
Abstract: 本发明公开了一种半导体器件制造方法。在所述半导体器件制造方法中，在半导体衬底（3）的前表面（3a）上形成绝缘层（6）。通过使用所述绝缘层（6）作为掩模来在所述衬底（3）中形成沟槽（8），以使得所述绝缘层（6）的第一部分（6a）位于所述沟槽（8）之间的所述前表面（3a）上，并且使得所述绝缘层（6）的第二部分（6b）位于除了所述沟槽（8）之间以外的位置处的所述前表面（3a）上。去除整个所述第一部分（6a），并去除每个沟槽（8）的开口周围的所述第二部分（6b）。通过在所述前表面（3a）侧上外延生长外延层（9），而利用所述外延层（9）填充所述沟槽（8）。通过使用剩余的所述第二部分（6b）作为抛光停止部，而对所述前表面（3a）侧进行抛光。
-
公开(公告)号：CN112242451B
公开(公告)日：2023-10-20
申请号：CN202010678491.0
申请日：2020-07-15
Applicant: 株式会社电装
IPC: H01L29/872 , H01L29/47
Abstract: 一种半导体器件，包括：肖特基二极管；半导体基板(10)，其包括第一表面(10a)和与第一表面相反的第二表面(10b)；肖特基电极(30)，其放置在第一表面上并且与半导体基板肖特基接触；放置在肖特基电极上的第一电极(50)；和第二电极(70)，其被放置在第二表面上并连接到半导体基板。肖特基电极由柱状晶体的金属材料制成。在所述肖特基电极的至少一部分区域中，所述肖特基电极上的碳含量小于6×1019cm‑3。
-
Patent Agency Ranking
公开(公告)号：CN104838501A
公开(公告)日：2015-08-12
申请号：CN201380063128.6
申请日：2013-12-03
Applicant: 株式会社电装
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/7813 , H01L23/544 , H01L29/0615 , H01L29/0634 , H01L29/1095 , H01L29/66734 , H01L29/7811 , H01L2223/54426 , H01L2223/5446 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供具有超结构造的纵型MOSFET的半导体装置及其制造方法。半导体装置的制造方法为，准备在基板(11)上形成有第一半导体层(12)的半导体基板(10)，在上述第一半导体层形成第一凹部(12a)，在上述第一凹部内的上述第一半导体层上形成多个沟槽(15)，使填埋上述各沟槽内以及上述第一凹部内的第二半导体层(16)外延生长，形成具有由上述各沟槽内的上述第二半导体层与多个沟槽间的上述第一半导体层构成的PN柱的SJ构造，在上述SJ构造上形成通道层(17)和与该通道层相接的源极区域(18)，在上述通道层上经由栅极绝缘膜(22)形成栅极电极(23)，并形成与上述源极区域连接的源极电极(25)，在上述基板的背面形成漏极电极(26)，由此形成纵型MOSFET。
-
公开(公告)号：CN112242451A
公开(公告)日：2021-01-19
申请号：CN202010678491.0
申请日：2020-07-15
Applicant: 株式会社电装
IPC: H01L29/872 , H01L29/47
Abstract: 一种半导体器件，包括：肖特基二极管；半导体基板(10)，其包括第一表面(10a)和与第一表面相反的第二表面(10b)；肖特基电极(30)，其放置在第一表面上并且与半导体基板肖特基接触；放置在肖特基电极上的第一电极(50)；和第二电极(70)，其被放置在第二表面上并连接到半导体基板。肖特基电极由柱状晶体的金属材料制成。在所述肖特基电极的至少一部分区域中，所述肖特基电极上的碳含量小于6×1019cm‑3。
-
公开(公告)号：CN104838501B
公开(公告)日：2017-07-11
申请号：CN201380063128.6
申请日：2013-12-03
Applicant: 株式会社电装
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/7813 , H01L23/544 , H01L29/0615 , H01L29/0634 , H01L29/1095 , H01L29/66734 , H01L29/7811 , H01L2223/54426 , H01L2223/5446 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供具有超结构造的纵型MOSFET的半导体装置及其制造方法。半导体装置的制造方法为，准备在基板(11)上形成有第一半导体层(12)的半导体基板(10)，在上述第一半导体层形成第一凹部(12a)，在上述第一凹部内的上述第一半导体层上形成多个沟槽(15)，使填埋上述各沟槽内以及上述第一凹部内的第二半导体层(16)外延生长，形成具有由上述各沟槽内的上述第二半导体层与多个沟槽间的上述第一半导体层构成的PN柱的SJ构造，在上述SJ构造上形成通道层(17)和与该通道层相接的源极区域(18)，在上述通道层上经由栅极绝缘膜(22)形成栅极电极(23)，并形成与上述源极区域连接的源极电极(25)，在上述基板的背面形成漏极电极(26)，由此形成纵型MOSFET。
-
公开(公告)号：CN116710760A
公开(公告)日：2023-09-05
申请号：CN202180090108.2
申请日：2021-12-14
Applicant: 株式会社电装
IPC: G01N21/956
Abstract: 半导体基板的检查装置(1)具备：光源(2)，产生光并将光照射到作为检查对象的基板；透镜(5、6)，捕捉照射到基板并反射的光；检测部(12)，检测由透镜捕捉到的光；以及判定部(16)，基于光源产生的光的强度以及由检测部检测出的光的强度，计算基板对光的反射率，基于该计算出的反射率进行基板的异常判定。
-
公开(公告)号：CN103177968A
公开(公告)日：2013-06-26
申请号：CN201210575014.7
申请日：2012-12-26
Applicant: 株式会社电装
IPC: H01L21/336 , H01L21/304
CPC classification number: H01L21/78 , H01L21/02639 , H01L21/30625 , H01L21/31138 , H01L29/0657
Abstract: 本发明公开了一种半导体器件制造方法。在所述半导体器件制造方法中，在半导体衬底（3）的前表面（3a）上形成绝缘层（6）。通过使用所述绝缘层（6）作为掩模来在所述衬底（3）中形成沟槽（8），以使得所述绝缘层（6）的第一部分（6a）位于所述沟槽（8）之间的所述前表面（3a）上，并且使得所述绝缘层（6）的第二部分（6b）位于除了所述沟槽（8）之间以外的位置处的所述前表面（3a）上。去除整个所述第一部分（6a），并去除每个沟槽（8）的开口周围的所述第二部分（6b）。通过在所述前表面（3a）侧上外延生长外延层（9），而利用所述外延层（9）填充所述沟槽（8）。通过使用剩余的所述第二部分（6b）作为抛光停止部，而对所述前表面（3a）侧进行抛光。
-
-
-
-
-
-
Search Results
7
records
(took 0.024 seconds)
