公开(公告)号：CN1279576C

公开(公告)日：2006-10-11

申请号：CN01143157.1

申请日：2001-12-11

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  小山润 ,  桑原秀明 ,  藤川最史

IPC: H01L21/00 ,  G02F1/136

CPC classification number: H01L27/1222 ,  G02F1/13454 ,  G02F1/13458 ,  H01L27/124 ,  H01L27/156 ,  H01L29/6675 ,  H01L29/66765

Abstract: 在诸如液晶显示设备的显示设备中，在低功耗下实现大尺寸显示屏幕。在有源矩阵型液晶显示设备中使用的一个象素部分的源布线的表面通过电镀处理操作的方式处理，以便降低这一源布线的电阻值。象素部分的源布线在和制造驱动电路部分的源布线的步骤不同的步骤中制造。另外，端子部分的电极用电镀处理操作处理，以便减小其电阻值。

公开(公告)号：CN1725501A

公开(公告)日：2006-01-25

申请号：CN200510089480.4

申请日：2001-12-11

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  小山润 ,  桑原秀明 ,  藤川最史

IPC: H01L27/12 ,  H01L21/84 ,  G02F1/1362

Abstract: 在诸如液晶显示设备的显示设备中，在低功耗下实现大尺寸显示屏幕。在有源矩阵型液晶显示设备中使用的一个象素部分的源布线的表面通过电镀处理操作的方式处理，以便降低这一源布线的电阻值。象素部分的源布线在和制造驱动电路部分的源布线的步骤不同的步骤中制造。另外，端子部分的电极用电镀处理操作处理，以便减小其电阻值。

公开(公告)号：CN1359140A

公开(公告)日：2002-07-17

申请号：CN01143157.1

申请日：2001-12-11

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  小山润 ,  桑原秀明 ,  藤川最史

IPC: H01L21/00 ,  G02F1/136

CPC classification number: H01L27/1222 ,  G02F1/13454 ,  G02F1/13458 ,  H01L27/124 ,  H01L27/156 ,  H01L29/6675 ,  H01L29/66765

Abstract: 在诸如液晶显示设备的显示设备中,在低功耗下实现大尺寸显示屏幕。在有源矩阵型液晶显示设备中使用的一个象素部分的源布线的表面通过电镀处理操作的方式处理,以便降低这一源布线的电阻值。象素部分的源布线在和制造驱动电路部分的源布线的步骤不同的步骤中制造。另外,端子部分的电极用电镀处理操作处理,以便减小其电阻值。

公开(公告)号：CN103698944B

公开(公告)日：2016-12-28

申请号：CN201310159712.3

申请日：2007-09-19

Applicant: 株式会社半导体能源研究所

Inventor： 藤川最史 ,  细谷邦雄

IPC: G02F1/1339 ,  G02F1/1343 ,  G02F1/1362

CPC classification number: G02F1/13394 ,  G02F1/133512 ,  G02F1/1362

Abstract: 当在与TFT重叠的区域中提供柱状间隔物时，存在如下考虑，在使一对基板相互附连时，将施加压力，该压力可能导致TFT受到不利影响并且形成裂纹。在与TFT重叠的位置形成的柱状间隔物下面由无机材料形成伪层。该伪层位于与TFT重叠的位置，由此分散和减轻了在附连基板对的步骤中施加到TFT的压力。该伪层优选地由与像素电极相同的材料形成使得在不增加处理步骤数目的情况下形成它。

公开(公告)号：CN102646685B

公开(公告)日：2015-05-20

申请号：CN201210110904.0

申请日：2001-12-11

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  小山润 ,  桑原秀明 ,  藤川最史

IPC: H01L27/12 ,  H01L21/77 ,  G02F1/1362

CPC classification number: H01L27/1222 ,  G02F1/13454 ,  G02F1/13458 ,  H01L27/124 ,  H01L27/156 ,  H01L29/6675 ,  H01L29/66765

Abstract: 本发明的名称是半导体设备及其制造方法。本发明提供了一种半导体设备及其制造方法。按照本发明的一个方面，半导体设备包括：在一个衬底上的象素部分，包括至少一个第一n沟道型薄膜晶体管和至少一个电镀的源布线，该n沟道型薄膜晶体管包括在一个绝缘表面上的一个半导体层，在该半导体层上的一个绝缘薄膜和在该绝缘薄膜上的一个栅极；一个在该衬底上的驱动电路，包括至少第二和第三n沟道薄膜晶体管；一个在该衬底上的电镀的端子部分。

公开(公告)号：CN104536230A

公开(公告)日：2015-04-22

申请号：CN201510024649.1

申请日：2007-12-26

Applicant: 株式会社半导体能源研究所

Inventor： 藤川最史 ,  木村肇

IPC: G02F1/1362 ,  G02F1/1335

CPC classification number: G02F1/133512 ,  G02F1/136227 ,  G02F1/136209

Abstract: 本发明提供一种液晶显示装置，该液晶显示装置解消颜色不均匀，且具有高可视性和高图像质量。此外，还提供高开口率和高图像质量的液晶显示装置。其中，以与用作电连接到薄膜晶体管的源区域或漏区域的接触孔重叠的方式选择性地提供遮光层。或者，由于通过与接触孔重叠地配置具有开口的着色层(彩色滤光片)的开口部分，液晶分子的取向无序的影响不反映到显示，因此可以提供高图像质量的液晶显示装置。

公开(公告)号：CN101577280B

公开(公告)日：2014-07-23

申请号：CN200910006746.2

申请日：2009-02-13

Applicant: 株式会社半导体能源研究所

Inventor： 细谷邦雄 ,  藤川最史 ,  铃木幸惠

IPC: H01L27/12 ,  H01L23/60 ,  H01L23/522

CPC classification number: H01L27/0296 ,  H01L27/124 ,  H01L27/1248

Abstract: 本发明提供一种显示装置。本发明的目的在于减少保护电路的占有面积。本发明的目的还在于提高含保护电路的显示装置的可靠性。本发明的保护电路包括衬底上的第一布线、第一布线上的绝缘膜以及绝缘膜上的第二布线。

公开(公告)号：CN101676779B

公开(公告)日：2012-06-13

申请号：CN200910204205.0

申请日：2006-06-30

Applicant: 株式会社半导体能源研究所

Inventor： 藤川最史 ,  细谷邦雄

IPC: G02F1/136 ,  G02F1/1362 ,  G02F1/1368

CPC classification number: G02F1/136209 ,  G02F1/133345 ,  G02F2001/136222

Abstract: 一种液晶显示器件，它包括：在衬底之上的第一遮光膜和成色膜；在所述第一遮光膜和所述成色膜之上的绝缘膜；在所述绝缘膜之上的栅电极；在所述栅电极之上的栅极绝缘膜；在所述栅极绝缘膜之上的第一半导体膜；在所述第一半导体膜之上的绝缘体；在所述第一半导体膜之上的第二半导体膜；在所述第二半导体膜之上的源电极和漏电极；在所述绝缘体之上的第二遮光膜；在所述源电极、所述漏电极和所述第二遮光膜之上的钝化膜；和在所述钝化膜之上的像素电极，其中，所述像素电极通过所述钝化膜电连接于所述源电极和所述漏电极中的至少一个。

公开(公告)号：CN101000907B

公开(公告)日：2012-05-30

申请号：CN200710003898.8

申请日：2007-01-10

Applicant: 株式会社半导体能源研究所

Inventor： 细谷邦雄 ,  藤川最史 ,  冈本知广

IPC: H01L25/00 ,  H01L23/13 ,  H01L23/488 ,  H01L21/58 ,  H01L21/60 ,  H01L21/50 ,  G06K19/077

CPC classification number: H01L25/50 ,  H01L24/19 ,  H01L24/24 ,  H01L24/25 ,  H01L24/82 ,  H01L24/83 ,  H01L24/95 ,  H01L25/18 ,  H01L2223/6677 ,  H01L2224/24011 ,  H01L2224/2402 ,  H01L2224/24137 ,  H01L2224/24227 ,  H01L2224/2929 ,  H01L2224/29344 ,  H01L2224/29355 ,  H01L2224/76155 ,  H01L2224/82102 ,  H01L2224/83851 ,  H01L2224/95085 ,  H01L2224/95122 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01018 ,  H01L2924/01024 ,  H01L2924/01025 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01042 ,  H01L2924/01045 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/01056 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01077 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/10158 ,  H01L2924/10329 ,  H01L2924/12032 ,  H01L2924/12043 ,  H01L2924/12044 ,  H01L2924/14 ,  H01L2924/15153 ,  H01L2924/15155 ,  H01L2924/15156 ,  H01L2924/15165 ,  H01L2924/15788 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/30107 ,  H01L2924/3011 ,  H01L2924/3512 ,  H01L2924/00 ,  H01L2924/00014

Abstract: 本发明提供一种低成本且高通用性的半导体器件及其制造方法，以及提高了成品率的半导体器件及其制造方法。本发明的半导体器件具有如下结构，即包括具有多个不同形状或不同大小的凹部的基体、以及配置在凹部中且适合于凹部的多个IC芯片。可以通过使用具有多个凹部的基体和适合于凹部的IC芯片，以低成本制造选择性地装上适合用途的功能的半导体器件。

公开(公告)号：CN101490610A

公开(公告)日：2009-07-22

申请号：CN200780026907.3

申请日：2007-09-19

Applicant: 株式会社半导体能源研究所

Inventor： 藤川最史 ,  细谷邦雄

IPC: G02F1/1343 ,  G02F1/1339 ,  G02F1/1362

CPC classification number: G02F1/13394 ,  G02F1/133512 ,  G02F1/1362

Abstract: 当在与TFT重叠的区域中提供柱状间隔物时，存在如下考虑，在使一对基板相互附连时，将施加压力，该压力可能导致TFT受到不利影响并且形成裂纹。在与TFT重叠的位置形成的柱状间隔物下面由无机材料形成伪层。该伪层位于与TFT重叠的位置，由此分散和减轻了在附连基板对的步骤中施加到TFT的压力。该伪层优选地由与像素电极相同的材料形成使得在不增加处理步骤数目的情况下形成它。