公开(公告)号：CN104536230B

公开(公告)日：2018-06-26

申请号：CN201510024649.1

申请日：2007-12-26

Applicant: 株式会社半导体能源研究所

Inventor： 藤川最史 ,  木村肇

IPC: G02F1/1362 ,  G02F1/1335

CPC classification number: G02F1/133512 ,  G02F1/136227

Abstract: 本发明提供一种液晶显示装置，该液晶显示装置解消颜色不均匀，且具有高可视性和高图像质量。此外，还提供高开口率和高图像质量的液晶显示装置。其中，以与用作电连接到薄膜晶体管的源区域或漏区域的接触孔重叠的方式选择性地提供遮光层。或者，由于通过与接触孔重叠地配置具有开口的着色层(彩色滤光片)的开口部分，液晶分子的取向无序的影响不反映到显示，因此可以提供高图像质量的液晶显示装置。

公开(公告)号：CN103257491A

公开(公告)日：2013-08-21

申请号：CN201310159591.2

申请日：2007-09-19

Applicant: 株式会社半导体能源研究所

Inventor： 藤川最史 ,  细谷邦雄

IPC: G02F1/1343 ,  G02F1/1335 ,  H01L27/12 ,  H01L29/786

CPC classification number: G02F1/13394 ,  G02F1/133512 ,  G02F1/1362

Abstract: 当在与TFT重叠的区域中提供柱状间隔物时，存在如下考虑，在使一对基板相互附连时，将施加压力，该压力可能导致TFT受到不利影响并且形成裂纹。在与TFT重叠的位置形成的柱状间隔物下面由无机材料形成伪层。该伪层位于与TFT重叠的位置，由此分散和减轻了在附连基板对的步骤中施加到TFT的压力。该伪层优选地由与像素电极相同的材料形成使得在不增加处理步骤数目的情况下形成它。

公开(公告)号：CN101211082B

公开(公告)日：2012-08-08

申请号：CN200710194397.2

申请日：2007-12-26

Applicant: 株式会社半导体能源研究所

Inventor： 藤川最史 ,  木村肇

IPC: G02F1/1362 ,  H01L27/12

CPC classification number: G02F1/133512 ,  G02F1/136227

Abstract: 本发明的目的在于提供一种液晶显示装置，该液晶显示装置解消颜色不均匀，且具有高可视性和高图像质量。此外，还提供高开口率和高图像质量的液晶显示装置。其中，以与用作电连接到薄膜晶体管的源区域或漏区域的接触孔重叠的方式选择性地提供遮光层。或者，由于通过与接触孔重叠地配置具有开口的着色层(彩色滤光片)的开口部分，液晶分子的取向无序的影响不反映到显示，因此可以提供高图像质量的液晶显示装置。

公开(公告)号：CN1967803B

公开(公告)日：2011-08-10

申请号：CN200610149552.4

申请日：2006-11-16

Applicant: 株式会社半导体能源研究所

Inventor： 藤川最史 ,  细谷邦雄

IPC: H01L21/768 ,  H01L23/522

CPC classification number: H01L51/055 ,  H01L27/124 ,  H01L27/1288 ,  H01L27/3279 ,  H01L29/4908 ,  H01L51/0023 ,  H01L51/56

Abstract: 本发明揭示一种显示器件及其制造方法。一般希望在显示器件中将低电阻材料用于配线，但是到现在为止没有存在形成配线的有效方法。本发明的结构之一包括以下工序：形成第一导电膜；在第一导电膜上选择性地形成抗蚀剂；在第一导电膜及抗蚀剂上形成第二导电膜；在去除抗蚀剂的同时去除形成在抗蚀剂上的第二导电膜；形成第三导电膜，使其覆盖形成在第一导电膜上的第二导电膜；选择性地蚀刻第一导电膜及第三导电膜；形成多个布线及电极。由此，由于可以在大型面板中形成用低电阻材料的布线，因此可以解决信号延迟等问题。

公开(公告)号：CN101676779A

公开(公告)日：2010-03-24

申请号：CN200910204205.0

申请日：2006-06-30

Applicant: 株式会社半导体能源研究所

Inventor： 藤川最史 ,  细谷邦雄

IPC: G02F1/136 ,  G02F1/1362 ,  G02F1/1368

CPC classification number: G02F1/136209 ,  G02F1/133345 ,  G02F2001/136222

Abstract: 一种液晶显示器件，它包括：在衬底之上的第一遮光膜和成色膜；在所述第一遮光膜和所述成色膜之上的绝缘膜；在所述绝缘膜之上的栅电极；在所述栅电极之上的栅极绝缘膜；在所述栅极绝缘膜之上的第一半导体膜；在所述第一半导体膜之上的绝缘体；在所述第一半导体膜之上的第二半导体膜；在所述第二半导体膜之上的源电极和漏电极；在所述绝缘体之上的第二遮光膜；在所述源电极、所述漏电极和所述第二遮光膜之上的钝化膜；和在所述钝化膜之上的像素电极，其中，所述像素电极通过所述钝化膜电连接于所述源电极和所述漏电极中的至少一个。

公开(公告)号：CN101604696A

公开(公告)日：2009-12-16

申请号：CN200810127926.1

申请日：2001-12-11

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  小山润 ,  桑原秀明 ,  藤川最史

IPC: H01L27/12 ,  H01L21/84 ,  G02F1/1362

Abstract: 本发明提供了一种半导体设备及其制造方法。按照本发明的一个方面，半导体设备包括：在一个衬底上的象素部分，包括至少一个第一n沟道型薄膜晶体管和至少一个电镀的源布线，该n沟道型薄膜晶体管包括在一个绝缘表面上的一个半导体层，在该半导体层上的一个绝缘薄膜和在该绝缘薄膜上的一个栅极；一个在该衬底上的驱动电路，包括至少第二和第三n沟道薄膜晶体管；一个在该衬底上的电镀的端子部分。

公开(公告)号：CN1967803A

公开(公告)日：2007-05-23

申请号：CN200610149552.4

申请日：2006-11-16

Applicant: 株式会社半导体能源研究所

Inventor： 藤川最史 ,  细谷邦雄

IPC: H01L21/768 ,  H01L23/522

CPC classification number: H01L51/055 ,  H01L27/124 ,  H01L27/1288 ,  H01L27/3279 ,  H01L29/4908 ,  H01L51/0023 ,  H01L51/56

Abstract: 本发明揭示一种显示器件及其制造方法。一般希望在显示器件中将低电阻材料用于配线，但是到现在为止没有存在形成配线的有效方法。本发明的结构之一包括以下工序：形成第一导电膜；在第一导电膜上选择性地形成抗蚀剂；在第一导电膜及抗蚀剂上形成第二导电膜；在去除抗蚀剂的同时去除形成在抗蚀剂上的第二导电膜；形成第三导电膜，使其覆盖形成在第一导电膜上的第二导电膜；选择性地蚀刻第一导电膜及第三导电膜；形成多个布线及电极。由此，由于可以在大型面板中形成用低电阻材料的布线，因此可以解决信号延迟等问题。

公开(公告)号：CN102290432B

公开(公告)日：2014-04-16

申请号：CN201110170657.9

申请日：2006-11-16

Applicant: 株式会社半导体能源研究所

Inventor： 藤川最史 ,  细谷邦雄

IPC: H01L27/32 ,  H01L51/05 ,  H01L29/786

CPC classification number: H01L51/055 ,  H01L27/124 ,  H01L27/1288 ,  H01L27/3279 ,  H01L29/4908 ,  H01L51/0023 ,  H01L51/56

Abstract: 本发明揭示一种显示器件及其制造方法。一般希望在显示器件中将低电阻材料用于配线，但是到现在为止没有存在形成配线的有效方法。本发明的结构之一包括以下工序：形成第一导电膜；在第一导电膜上选择性地形成抗蚀剂；在第一导电膜及抗蚀剂上形成第二导电膜；在去除抗蚀剂的同时去除形成在抗蚀剂上的第二导电膜；形成第三导电膜，使其覆盖形成在第一导电膜上的第二导电膜；选择性地蚀刻第一导电膜及第三导电膜；形成多个布线及电极。由此，由于可以在大型面板中形成用低电阻材料的布线，因此可以解决信号延迟等问题。

公开(公告)号：CN103698944A

公开(公告)日：2014-04-02

申请号：CN201310159712.3

申请日：2007-09-19

Applicant: 株式会社半导体能源研究所

Inventor： 藤川最史 ,  细谷邦雄

IPC: G02F1/1339 ,  G02F1/1343 ,  G02F1/1362

CPC classification number: G02F1/13394 ,  G02F1/133512 ,  G02F1/1362

Abstract: 本发明为半导体设备。当在与TFT重叠的区域中提供柱状间隔物时，存在如下考虑，在使一对基板相互附连时，将施加压力，该压力可能导致TFT受到不利影响并且形成裂纹。在与TFT重叠的位置形成的柱状间隔物下面由无机材料形成伪层。该伪层位于与TFT重叠的位置，由此分散和减轻了在附连基板对的步骤中施加到TFT的压力。该伪层优选地由与像素电极相同的材料形成使得在不增加处理步骤数目的情况下形成它。

公开(公告)号：CN101419946B

公开(公告)日：2013-05-01

申请号：CN200810175034.9

申请日：2008-10-23

Applicant: 株式会社半导体能源研究所

Inventor： 细谷邦雄 ,  藤川最史 ,  千叶阳子

IPC: G02F1/13 ,  H01L21/84 ,  H01L21/768 ,  H01L21/336

CPC classification number: H01L27/1288 ,  G02F2001/136236 ,  H01L27/1214

Abstract: 本发明的目的之一在于通过缩减曝光掩模数使光刻工序简化，以低成本且高生产率制造具有可靠性的显示装置。在具有沟道蚀刻结构的反交错型薄膜晶体管的显示装置的制造方法中，使用掩模层进行蚀刻工序，该掩模层使用用作透过的光具有多个强度的曝光掩模的多级灰度掩模形成。进而，在衬底上以彼此相同的工序形成栅极布线层和源极布线层，且在栅极布线层和源极布线层的交叉部以源极布线层为分割(切断)的形状。被分割的源极布线层在开口(接触孔)中隔着导电层彼此电连接。该导电层通过与源电极层及漏电极层相同的工序在栅极绝缘层上形成。