一种两级级联判决器、判决反馈均衡器和有线接收机

    公开(公告)号:CN117176521B

    公开(公告)日:2024-04-02

    申请号:CN202311441062.1

    申请日:2023-11-01

    Abstract: 本申请公开了一种两级级联判决器、判决反馈均衡器和有线接收机,提高了判决器的速度。该两级级联判决器的第一级电路为强臂判决器。第二级电路包括:四个PMOS管M9、M10、M18、M19以及三个NMOS管M17、M20、M21;其中,M9、M10、M18、M19的源极均接电源;M19、M18的栅极各自接强臂判决器的第一输出端MN和第二输出端MP;M17、M9、M10的栅极均接收时钟信号;M9、M18、M20的漏极以及M21的栅极均接第二级电路的第一输出端ON;M10、M19、M21的漏极以及M20的栅极均接第二级电路的第二输出端OP;M20、M21的源极以及M17的漏极连接在一起;M17的源极接地。

    光刻图形拼接方法及拼接误差检测方法

    公开(公告)号:CN116165849A

    公开(公告)日:2023-05-26

    申请号:CN202211725772.2

    申请日:2022-12-30

    Abstract: 本发明公开了一种光刻图形拼接方法及拼接误差检测方法,其可满足大尺寸芯片电路图形的光刻需求,可防止光刻出的电路图形缺失,光刻图形拼接方法包括:将芯片版图分割成至少两个,获得若干芯片拼接版图,根据芯片版图设计光罩版图,对光罩版图进行分割,获得若干光罩拼接版图,依次采用不同的光罩拼接版图对芯片进行曝光,获得电路图形,拼接误差检测方法,用于对采用光刻图形拼接方法获得的电路图形的误差进行检测,该方法包括提供若干测试图形,收集验证集中的测试图形数据,建立相应的尺寸数据库、形状数据库,收集拼接曝光导致的第一间距误差,建立误差数据库,建立拼接效果判断方法及OPC修正模型。

    一种利用蚀刻回蚀工艺增大气隙的方法

    公开(公告)号:CN115602622A

    公开(公告)日:2023-01-13

    申请号:CN202211325356.3

    申请日:2022-10-27

    Abstract: 本发明公开了一种利用蚀刻回蚀工艺增大气隙的方法,其可有效增大气隙体积,同时可降低寄生电容值,半导体器件包括自下而上依次分布的衬底、层间介质层、第一光罩,该方法包括:选定气隙区域,扩散屏障在选定气隙区域打开,刻蚀待生成气隙的层间介质层,形成气隙腔,去除第一光罩后,沉积共形电介质阻挡层,在气隙腔中填充第一填充物,对第一填充物进行回蚀,在第一刻蚀槽内堆栈第二填充物,并使第二填充物覆盖于共形电介质阻挡层、扩散屏障的上表面,在第二填充物的上表面覆盖第二光罩,对第一刻蚀区域的第二填充物进行刻蚀,形成第二刻蚀槽,去除第二光罩后,刻蚀气隙腔中的第一填充物,在第二刻蚀槽内沉积非共形电介质,形成气隙。

    降低半导体器件闩锁效应的绝缘结构及其制备方法

    公开(公告)号:CN115513205A

    公开(公告)日:2022-12-23

    申请号:CN202211360669.2

    申请日:2022-11-02

    Abstract: 本发明公开了一种降低半导体器件闩锁效应的绝缘结构及其制备方法,其可增强同一芯片中不同半导体器件之间的绝缘效果,降低闩锁效应,确保不同半导体器件工作的稳定性,将该结构应用于芯片中,芯片包括基板、分布于基板的至少两个半导体器件,半导体器件均包括井区或扩散区、分布于井区或扩散区的介电区,介电区均包括栅极区、分布于栅极区两侧的源漏极区,相邻半导体器件的电压不同,相邻半导体器件之间通过绝缘层分隔:绝缘层设置于两个相邻半导体器件的井区或扩散区之间,且两个相邻半导体器件的井区或扩散区分别位于绝缘层的上表面、下表面,绝缘结构制备方法包括:提供一基板,在基板上依次制备第一井区、绝缘层、第二井区,在第一井区、第二井区分别制备栅极区、源漏极区。

    一种降低芯片静态电压衰减的方法和系统

    公开(公告)号:CN114823403A

    公开(公告)日:2022-07-29

    申请号:CN202210226624.X

    申请日:2022-03-07

    Abstract: 本发明涉及半导体技术领域,公开了一种降低芯片静态电压衰减的方法和系统,其中方法包括以下步骤,S1:获取芯片的电路布局图;S2:将芯片的电路布局图中的属性相同的金属层作为一个检测金属层组,属性相同是指检测金属层组的所有金属层输入或者输出同一个电信号;S3:在芯片的电路布局图中查找检测金属层组中的不同高度的两条金属层所产生的重叠区域;S4:判断检测金属层组中的不同高度的两条金属层在其产生的重叠区域处是否连接;在实际使用时,本发明通过判断电路布局图中的不同高度且属性相同的金属层是否在其重叠区域连接,来检查出芯片的电路布局图中的失联区域,进而强化芯片布局,提高芯片的电网密度,降低芯片金属层的整体压降。

    一种铝衬垫刻蚀聚合物去除方法

    公开(公告)号:CN114388360A

    公开(公告)日:2022-04-22

    申请号:CN202210033150.7

    申请日:2022-01-12

    Abstract: 本发明公开了一种铝衬垫刻蚀聚合物去除方法,其可提高铝衬垫聚合物去除效果,同时可避免铝衬垫被腐蚀,提供一半导体结构,半导体结构包括衬底、铝衬垫,铝衬垫制作方式为:在衬底最顶层依次沉积铝衬垫层、抗反射层、光刻胶层,采用光刻工艺依次对相应区域光刻胶层进行光刻,采用第一次干法刻蚀对相应区域的剩余光刻胶层、抗反射层、铝衬垫层进行刻蚀,获取铝衬垫,同时在铝衬垫表面生成聚合物,聚合物中残余氯离子,采用第二次干法刻蚀对剩余光刻胶层、聚合物进行刻蚀,第二次干法刻蚀气体包括氢气与氮气的混合气体、氧气、水气、氮气,借助氢气中的氢离子与聚合物中残余的氯离子反应,生成氯化氢气体,采用第一次湿法清洗对聚合物进行清洗。

Patent Agency Ranking