公开(公告)号：CN114823403A

公开(公告)日：2022-07-29

申请号：CN202210226624.X

申请日：2022-03-07

Applicant: 澳芯集成电路技术(广东)有限公司 ,  广东省大湾区集成电路与系统应用研究院

Inventor： 李威谕 ,  叶甜春 ,  朱纪军 ,  李彬鸿 ,  罗军 ,  赵杰

IPC: H01L21/66 ,  H01L23/544

Abstract: 本发明涉及半导体技术领域,公开了一种降低芯片静态电压衰减的方法和系统，其中方法包括以下步骤，S1：获取芯片的电路布局图；S2：将芯片的电路布局图中的属性相同的金属层作为一个检测金属层组，属性相同是指检测金属层组的所有金属层输入或者输出同一个电信号；S3：在芯片的电路布局图中查找检测金属层组中的不同高度的两条金属层所产生的重叠区域；S4：判断检测金属层组中的不同高度的两条金属层在其产生的重叠区域处是否连接；在实际使用时，本发明通过判断电路布局图中的不同高度且属性相同的金属层是否在其重叠区域连接，来检查出芯片的电路布局图中的失联区域，进而强化芯片布局，提高芯片的电网密度，降低芯片金属层的整体压降。