-
公开(公告)号：CN114388270A
公开(公告)日：2022-04-22
申请号：CN202210031920.4
申请日：2022-01-12
Applicant: 澳芯集成电路技术(广东)有限公司 , 广东省大湾区集成电路与系统应用研究院
Abstract: 本发明涉及MIM电容技术领域,公开了一种高平坦度的下极板的MIM电容及其制造方法，在本发明的制造方法中，通过将TEOS与氧气反应后生成的二氧化硅沉积在衬底上，能够为第一金属层提供一个优质的PVD淀积生长起始层，从而使生成的第一金属层更加匀质、稳定；在本发明的方法中，通过物理气相方法生长第一金属层即第一铝层、第三金属层即钛层和下盖板层后，然后使用化学气相沉积生长电介质层，在该化学气相沉积工艺中铝层和钛层的接触面会反应生成铝钛合金，该铝钛合金会抑制铝层的原子向上迁移，进而避免铝层出现鼓包的现象。
-
公开(公告)号：CN114361042A
公开(公告)日：2022-04-15
申请号：CN202111677290.X
申请日：2021-12-31
Applicant: 广东省大湾区集成电路与系统应用研究院 , 澳芯集成电路技术(广东)有限公司
IPC: H01L21/48 , H01L29/04 , H01L23/498 , H01L25/16
Abstract: 本发明提供了一种系统级芯片及其制作方法，通过衬底基板的多晶硅衬底实现高阻率衬底，及通过衬底基板的单晶硅衬底实现低阻率衬底；进而能够通过高阻率的多晶硅衬底支持射频芯片结构的功能，及通过低阻率的单晶硅衬底支持逻辑控制芯片结构的功能，达到在系统级芯片中实现逻辑控制芯片结构和射频芯片结构兼容的目的。
-
公开(公告)号：CN114361037A
公开(公告)日：2022-04-15
申请号：CN202111648572.7
申请日：2021-12-29
Applicant: 广东省大湾区集成电路与系统应用研究院 , 澳芯集成电路技术(广东)有限公司
IPC: H01L21/336 , H01L29/06 , H01L29/78
Abstract: 本申请公开了一种LDMOS器件及其制作方法，所述制作方法包括：提供FDSOI衬底，所述FDSOI衬底包括由下至上依次层叠的硅衬底、埋氧化层和顶层硅；在所述FDSOI衬底上定义有源区和隔离区，并在所述隔离区形成隔离结构；在所述FDSOI衬底上定义漂移区，并在部分所述漂移区形成混合区；在含有所述埋氧化层的所述FDSOI衬底内形成第一阱区，在所述漂移区形成第二阱区；在所述第二阱区形成第一埋层和第二埋层，所述第一埋层位于所述埋氧化层与所述第二埋层之间。应用发明提供的技术方案，可以提高LDMOS的击穿电压，同时降低导通电阻，改善器件的漏电流，提高LDMOS的开关特性与耐击穿性，从而提高LDMOS的器件性能。
-
公开(公告)号：CN114239450A
公开(公告)日：2022-03-25
申请号：CN202111565043.0
申请日：2021-12-20
Applicant: 广东省大湾区集成电路与系统应用研究院
IPC: G06F30/33 , G06F30/3308
Abstract: 本申请提供了一种FPGA中各模块的功能验证方法、装置、系统和介质，包括：根据FPGA中各模块的特性，建立各模块分别对应的数据流，解析各数据流中包含的数据，并提取数据中与各模块对应的配置数据，将配置数据与FPGA电路网表中的各SRAM进行匹配；当匹配结果为一致时，利用配置数据对各模块进行配置仿真，以完成各模块的功能验证。无需根据SRAM存储单元的大小与FPGA的资源进行整合建模，提高了设计开发效率，在保证功能验证可靠性的前提下，缩短了设计验证时间。
-
公开(公告)号：CN114093813A
公开(公告)日：2022-02-25
申请号：CN202210077175.7
申请日：2022-01-24
Applicant: 澳芯集成电路技术(广东)有限公司 , 广东省大湾区集成电路与系统应用研究院
IPC: H01L21/768
Abstract: 本发明涉及半导体技术领域,公开了一种用于半导体器件的接触孔的制作方法，包括如下步骤：S1：在衬底上的交互层上制作第一蚀刻停止层；S2：在第一蚀刻停止层上制作氧化层，第一蚀刻停止层的蚀刻率小于氧化层的蚀刻率；S3：蚀刻氧化层，制作第一接触孔，第一接触孔的蚀刻终点在第一蚀刻停止层内；S4：在第一接触孔内蚀刻第一蚀刻停止层，制作第二接触孔，第二接触孔的底部延伸至交互层，在实际使用时，通过第一蚀刻停止层，可以让步骤S3中的刻蚀终点都在第一蚀刻停止层上，然后在第一蚀刻停止层上进行二次刻蚀制作完整的接触孔，进而确保不同位置的接触孔不会出现过刻蚀或者刻蚀不足的情况，而且所有接触孔的差异性变低、性能均一性较好。
-
Patent Agency Ranking
公开(公告)号：CN114093786A
公开(公告)日：2022-02-25
申请号：CN202210077135.2
申请日：2022-01-24
Applicant: 澳芯集成电路技术(广东)有限公司 , 广东省大湾区集成电路与系统应用研究院
IPC: H01L21/66 , G01R31/26 , G01R31/265 , G01B15/00
Abstract: 本发明公开了一种FDSOI器件的接触孔连接位置检测方法，其可实现接触孔底端与介质层具体连接位置的准确检测，提供一半导体器件，半导体器件包括衬底、依次沉积于衬底的不同介质层，缺陷检测方法包括：提供接触孔刻蚀样本，将样本随机划分为第一样本、第二样本，样本中接触孔底端位于不同介质层，采集第一样本中接触孔输出电压，获取电子束成像图及灰度值，对各个第一样本进行剖切，获取接触孔与各介质层不同连接位置，根据电压与不同连接位置对应关系，建立第一数据库，根据灰度值与电压对应关系或根据灰度值与不同连接位置对应关系，建立第二数据库，基于第一数据库、第二数据库，对第二样本中接触孔连接位置进行检测。
-
公开(公告)号：CN114023630A
公开(公告)日：2022-02-08
申请号：CN202111277377.8
申请日：2021-10-29
Applicant: 广东省大湾区集成电路与系统应用研究院 , 澳芯集成电路技术(广东)有限公司
IPC: H01L21/027 , H01L21/033
Abstract: 本申请提供了一种半导体结构的制造方法，该方法包括：提供衬底；在衬底上形成硬掩膜层；在硬掩膜层上形成光阻层；光刻光阻层形成至少一个第一沟槽；第一沟槽贯穿光阻层；对第一沟槽的至少一个光阻层侧壁进行粒子注入；蚀刻硬掩膜层形成至少一个第二沟槽；第二沟槽贯穿硬掩膜层。由于对光阻进行了粒子注入，改性了光阻，减少了进行蚀刻时，光阻被蚀刻而产生并沉积在硬掩膜层上的产物，从而减少了不同方向的图形特征尺寸微缩程度的差异，可以准确得到需要的图形特征尺寸，从而提高了器件的性能。
-
公开(公告)号：CN113990367A
公开(公告)日：2022-01-28
申请号：CN202111221527.3
申请日：2021-10-20
Applicant: 广东省大湾区集成电路与系统应用研究院 , 澳芯集成电路技术(广东)有限公司
IPC: G11C11/40
Abstract: 本发明提供了一种存储装置及存储系统，包括存储单元阵列，存储单元阵列包括多个存储单元；与存储单元阵列电连接的周边电路，周边电路包括第一驱动电路至第N驱动电路，且第一驱动电路至第N驱动电路中任意一驱动电路所有晶体管均为FDSOI晶体管，N为大于或等于1的整数；与周边电路电连接的控制电压施加电路，控制电压施加电路包括第一输出端口至第N输出端口，第i输出端口与第i驱动电路中FDSOI晶体管的衬底电连接，第i输出端口用于输出正压或负压。通过对FDSOI晶体管的衬底施加正压或负压的方式，完成驱动电路响应速度的提升或是漏电的减少，达到优化存储装置的周边电路的目的，提高存储装置的性能。
-
公开(公告)号：CN113963731A
公开(公告)日：2022-01-21
申请号：CN202111073927.4
申请日：2021-09-14
Applicant: 广东省大湾区集成电路与系统应用研究院 , 澳芯集成电路技术(广东)有限公司
Abstract: 本发明涉及一种存储器件的控制方法。该存储器件的控制方法包括：使所述存储器件工作在部分耗尽绝缘体上硅状态；于所述存储器件的控制栅施加第一控制电压，以使所述浮体区形成势阱；降低所述源区与所述次源区之间的势垒，向所述浮体区注入电子，使得所述浮体区的电势降低，执行写"1"操作；增加所述源区与所述次源区之间的势垒，使得所述浮体区的电势保持不变，执行写"0"操作。本发明提供的存储器件的控制方法，通过于源区与次源区间形成势垒结构，能够在不改变存储器件垂直结构的情况下，在同一存储器件中实现双存储位点，增加存储器件的存储位数。
-
公开(公告)号：CN113707726A
公开(公告)日：2021-11-26
申请号：CN202110959765.8
申请日：2021-08-20
Applicant: 广东省大湾区集成电路与系统应用研究院 , 澳芯集成电路技术(广东)有限公司
IPC: H01L29/788 , H01L21/336
Abstract: 本发明涉及一种一种半导体结构，包括：衬底，所述衬底内形成有阱区；浮栅晶体管结构，位于所述衬底上，且覆盖部分所述阱区；体偏压结构，位于所述衬底中，且位于所述晶体管结构的一侧，所述体偏压结构与所述阱区电连接。上述半导体结构，可通过体偏压结构直接向阱区施加正向偏压，以将浮栅中电子吸附至阱区，实现擦除动作；或通过体偏压结构直接向阱区施加负向偏压，以向浮栅中增加电子，实现写入动作。简化了半导体结构，在擦除和写入时更加便捷。
-
-
-
-
-
-
-
-
-
Search Results
198
records
(took 0.044 seconds)
