公开(公告)号：CN118369758A

公开(公告)日：2024-07-19

申请号：CN202380015503.3

申请日：2023-07-06

Applicant: 富士电机株式会社

Inventor： 洼内源宜 ,  下沢慎 ,  吉村尚

IPC: H01L21/768 ,  H01L21/28 ,  H01L21/322 ,  H01L21/336 ,  H01L21/822 ,  H01L21/8234 ,  H01L27/04 ,  H01L27/06 ,  H01L27/088 ,  H01L29/12 ,  H01L29/739 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868

Abstract: 提供一种半导体装置的制造方法，包括：在半导体基板的上方形成具有接触孔的层间绝缘膜的步骤；在所述半导体基板的上表面以及所述层间绝缘膜的侧壁形成包含预先确定的第一金属的初始金属膜的步骤；在所述半导体基板的上表面形成包含所述第一金属的第一合金层的步骤；在所述层间绝缘膜的侧壁形成包含所述第一金属的第一阻挡金属部的步骤；对所述初始金属膜和所述第一阻挡金属部中的至少一者进行蚀刻的步骤；在所述第一合金层的上表面形成氧化物层的步骤；对所述氧化物层进行蚀刻的步骤；在所述第一合金层的上方形成导电性的第二阻挡金属部的步骤；以及在所述第二阻挡金属部的上方形成插塞层的步骤。

公开(公告)号：CN116918073A

公开(公告)日：2023-10-20

申请号：CN202280018147.6

申请日：2022-09-15

Applicant: 富士电机株式会社

Inventor： 洼内源宜 ,  吉村尚 ,  泽雄生 ,  山口省吾

IPC: H01L29/78

Abstract: 本发明提供一种半导体装置，具备：第一导电型的漂移区，其设置在半导体基板；第一导电型的缓冲区，其设置在比漂移区更靠半导体基板的背面侧的位置，且具有掺杂浓度的第一峰；以及第一晶格缺陷区，其在半导体基板的深度方向上设置在比第一峰更靠半导体基板的正面侧的位置，且具有复合中心，缓冲区具有氢化学浓度分布为峰的氢峰，其设置在比第一晶格缺陷区靠半导体基板的正面侧的位置，在半导体基板的深度方向上，沿从漂移区的上端起到氢峰为止的方向对掺杂浓度进行积分而得的积分浓度为临界积分浓度以上。

公开(公告)号：CN111656497B

公开(公告)日：2023-08-08

申请号：CN201980010232.6

申请日：2019-07-08

Applicant: 富士电机株式会社

Inventor： 洼内源宜

IPC: H01L21/336 ,  H01L21/322 ,  H01L21/8234 ,  H01L27/06 ,  H01L29/12 ,  H01L29/739 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868

Abstract: 本发明提供一种半导体装置。所述半导体装置具备具有晶体管部和二极管部的半导体基板，晶体管部和二极管部这两者具有：第一导电型的漂移区，其设置在半导体基板的内部；以及第二导电型的基区，其在半导体基板的内部，设置在漂移区的上方，在半导体基板的内部，在基区的下方，从晶体管部的至少一部分起遍及二极管部而设置有包含寿命控制剂的寿命控制区，在晶体管部设置有在俯视半导体基板时与寿命控制区重叠，而调整晶体管部的阈值的阈值调整部。

公开(公告)号：CN116364771A

公开(公告)日：2023-06-30

申请号：CN202211657081.3

申请日：2022-12-22

Applicant: 富士电机株式会社

Inventor： 洼内源宜 ,  下沢慎 ,  远藤诚

IPC: H01L29/739 ,  H01L29/423 ,  H01L21/331

Abstract: 本发明提供一种半导体装置，其包括：第一导电型的漂移区，其设置在半导体基板；第二导电型的基区，其设置在漂移区的上方；第一导电型的发射区，其设置在基区的上方；第二导电型的接触区，其设置在基区的上方，并且掺杂浓度比基区的掺杂浓度高；多个沟槽部，其在半导体基板的正面侧，沿预先设定的延伸方向延伸；以及层间绝缘膜，其设置在半导体基板的上方，并且具有第一接触孔部和第二接触孔部，接触区和发射区在延伸方向上交替地设置，第一接触孔部在延伸方向上与第二接触孔部交替地设置，第一接触孔部的下端设置在与第二接触孔部的下端不同的深度。

公开(公告)号：CN113809147A

公开(公告)日：2021-12-17

申请号：CN202110416131.8

申请日：2021-04-19

Applicant: 富士电机株式会社

Inventor： 上村和贵 ,  洼内源宜

IPC: H01L29/06 ,  H01L29/739 ,  H01L29/861 ,  H01L27/06 ,  H01L21/8258

Abstract: 本发明提供一种具备二极管区和IGBT区，并且能够使二极管区的耐压比IGBT区的更高的半导体装置以及半导体装置的制造方法。半导体装置具有晶体管部和二极管部。晶体管部具有第一导电型的半导体基板、第二导电型的第一半导体区、第一导电型的第二半导体区、栅极绝缘膜、栅电极、第一导电型的第一半导体层、第二导电型的第三半导体区、第一电极、第二电极。二极管部具有半导体基板、第一半导体区、第一半导体层、第一导电型的第四半导体区、第一电极、第二电极。晶体管部的第一半导体层距半导体基板的背面的深度大于二极管部的第一半导体层距半导体基板的背面的深度。

公开(公告)号：CN113544824A

公开(公告)日：2021-10-22

申请号：CN202080018058.2

申请日：2020-08-11

Applicant: 富士电机株式会社

Inventor： 儿玉奈绪子 ,  洼内源宜

IPC: H01L21/308 ,  H01L27/07

Abstract: 在半导体晶片(10')的正面的多晶硅保护膜(21)和虚设图案用聚酰亚胺膜(22)和虚设图案上形成为了通过氦照射而向IGBT区(31)的重叠区(33)和FWD区(32)导入杂质缺陷而用作遮挡膜的抗蚀剂膜(52)。虚设图案用聚酰亚胺膜(22)(第一聚酰亚胺膜(22a))至少配置在距聚酰亚胺保护膜(21)的距离(w1)成为小于1mm的位置，并且被抗蚀剂膜(52)完全地覆盖。虚设图案用聚酰亚胺膜(22)从相邻的重叠区(33)离开而配置。相邻的虚设图案用聚酰亚胺膜(22)间的距离(w3)是小于1mm。由此，能够使用抗蚀剂膜(52)作为遮挡膜而向预定位置高位置精度地导入预定杂质，并且能够防止成本增大。

公开(公告)号：CN113140616A

公开(公告)日：2021-07-20

申请号：CN202110055667.1

申请日：2021-01-15

Applicant: 富士电机株式会社

Inventor： 洼内源宜

IPC: H01L29/06 ,  H01L29/739 ,  H01L27/06

Abstract: 在半导体装置中优选晶体管等开关元件的阈值电压的变动小。提供一种半导体装置，其具备：半导体基板，其具有上表面和下表面并设置有第一导电型的漂移区；沟槽部，其以从半导体基板的上表面到达漂移区的方式设置；以及台面部，其被夹在沟槽部之间，台面部具有：第二导电型的基区，其设置在漂移区与上表面之间；以及第一区域，其在台面部内的第一深度位置具有氢化学浓度的浓度峰。

公开(公告)号：CN111095569A

公开(公告)日：2020-05-01

申请号：CN201980004053.1

申请日：2019-03-18

Applicant: 富士电机株式会社

Inventor： 吉村尚 ,  小野泽勇一 ,  泷下博 ,  目黑美佐稀 ,  洼内源宜 ,  儿玉奈绪子

IPC: H01L29/861 ,  H01L21/322 ,  H01L21/329 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12 ,  H01L29/739 ,  H01L29/78 ,  H01L29/868

Abstract: 提供一种半导体装置，具备：半导体基板；氢施主，设置在半导体基板的深度方向的内部，具有比半导体基板的掺杂剂的掺杂浓度高的掺杂浓度，在从半导体基板的一个主面起算沿半导体基板的深度方向分开了预先设定的距离的第一位置具有掺杂浓度分布的峰，并在比第一位置更靠一个主面侧的位置具有掺杂浓度比峰小的掺杂浓度分布的拖尾；以及晶体缺陷区，在半导体基板的深度方向上，在比第一位置更浅的位置具有晶体缺陷密度的中心峰。

公开(公告)号：CN113892185B

公开(公告)日：2025-04-22

申请号：CN202080039220.9

申请日：2020-12-14

Applicant: 富士电机株式会社

Inventor： 洼内源宜

IPC: H10D12/00 ,  H10D30/66 ,  H10D8/00 ,  H10D84/83 ,  H10D84/40 ,  H10D84/03 ,  H01L21/265 ,  H10D10/01 ,  H10D8/01 ,  H10D30/01

Abstract: 提供一种半导体装置，其具备：半导体基板，其具有上表面和下表面，且包含体施主；以及氢增加部，其氢化学浓度从上表面朝向下表面单调地增加，氢增加部遍及半导体基板的深度方向上的厚度的30％以上而设置，氢增加部的施主浓度高于体施主浓度。半导体装置可以通过从半导体基板的上表面向半导体基板的内部的预定的第一注入位置注入氢离子，对半导体基板的下表面进行研磨而除去存在氢的区域的一部分，并对半导体基板进行热处理来制造。

公开(公告)号：CN119817188A

公开(公告)日：2025-04-11

申请号：CN202480003816.1

申请日：2024-01-15

Applicant: 富士电机株式会社

Inventor： 洼内源宜

IPC: H10D30/60 ,  H01L21/3205 ,  H01L21/768 ,  H01L23/532 ,  H10D30/01 ,  H10D64/01 ,  H10D64/23 ,  H10D64/27 ,  H10D64/66 ,  H10D84/03 ,  H10D84/83 ,  H10D84/00 ,  H10D62/10 ,  H10D62/80 ,  H10D12/00 ,  H10D8/00 ,  H10D8/50

Abstract: 本发明提供一种半导体装置，其具备MOS栅结构，所述半导体装置具备：基底层，其设置于半导体基板的正面或所述半导体基板的上方；层间绝缘膜，其设置于所述基底层的上方；接触孔，其设置于所述层间绝缘膜，并从所述层间绝缘膜的上表面起到达所述基底层；第一合金层，其设置于所述接触孔的底部；以及第二合金层，其设置于所述接触孔的侧壁。另外，提供一种半导体装置的制造方法，包括：在所述接触孔的内壁形成初始多晶膜和第一初始金属膜的步骤；以及通过加热所述半导体基板，从而在所述接触孔的底部形成第一合金层，并在所述接触孔的侧壁形成第二合金层的步骤。