公开(公告)号：CN113809147A

公开(公告)日：2021-12-17

申请号：CN202110416131.8

申请日：2021-04-19

Applicant: 富士电机株式会社

Inventor： 上村和贵 ,  洼内源宜

IPC: H01L29/06 ,  H01L29/739 ,  H01L29/861 ,  H01L27/06 ,  H01L21/8258

Abstract: 本发明提供一种具备二极管区和IGBT区，并且能够使二极管区的耐压比IGBT区的更高的半导体装置以及半导体装置的制造方法。半导体装置具有晶体管部和二极管部。晶体管部具有第一导电型的半导体基板、第二导电型的第一半导体区、第一导电型的第二半导体区、栅极绝缘膜、栅电极、第一导电型的第一半导体层、第二导电型的第三半导体区、第一电极、第二电极。二极管部具有半导体基板、第一半导体区、第一半导体层、第一导电型的第四半导体区、第一电极、第二电极。晶体管部的第一半导体层距半导体基板的背面的深度大于二极管部的第一半导体层距半导体基板的背面的深度。

公开(公告)号：CN117393560A

公开(公告)日：2024-01-12

申请号：CN202310583870.5

申请日：2023-05-23

Applicant: 富士电机株式会社

Inventor： 上村和贵 ,  松井俊之 ,  内藤达也

IPC: H01L27/07 ,  H01L21/8222

Abstract: 本发明提供一种半导体装置，所述半导体装置具备：二极管部；第一导电型的漂移区，其设置于半导体基板；第二导电型的阳极区，其设置于比所述漂移区更靠所述半导体基板的正面侧的位置；以及沟槽接触部，其在所述二极管部中设置于所述半导体基板的正面，在所述半导体基板的深度方向上，与所述沟槽接触部的底部相同的深度处的所述阳极区的掺杂浓度为1E16cm‑3以上且1E17cm‑3以下。

公开(公告)号：CN119698937A

公开(公告)日：2025-03-25

申请号：CN202380056915.1

申请日：2023-10-31

Applicant: 富士电机株式会社

Inventor： 上村和贵 ,  内藤达也

IPC: H10D30/60 ,  H10D84/03 ,  H10D84/00 ,  H10D62/10 ,  H10D64/20 ,  H10D12/00 ,  H10D8/00 ,  H10D8/50

Abstract: 本发明提供一种半导体装置。半导体装置具备半导体基板。半导体基板具有：晶体管部和二极管部，其沿着第一方向交替地配置，并在第二方向上具有长边；以及电流感测部，其在第二方向上与晶体管部相对地配置，晶体管部、二极管部和电流感测部具有第一导电型的漂移区、以及设置于漂移区与半导体基板的上表面之间的第二导电型的基区，在俯视时电流感测部被第二导电型的感测阱区包围，所述第二导电型的感测阱区设置为浓度比基区的浓度高且比基区距上表面更深，在第一方向上，相比于与电流感测部相对的晶体管部的宽度，感测阱区的宽度更大。

公开(公告)号：CN115699331A

公开(公告)日：2023-02-03

申请号：CN202180039434.0

申请日：2021-10-21

Applicant: 富士电机株式会社

Inventor： 松井俊之 ,  上村和贵

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/8234 ,  H01L27/06 ,  H01L27/088 ,  H01L29/06 ,  H01L29/12 ,  H01L29/739 ,  H01L29/861 ,  H01L29/868

Abstract: 本发明提供一种半导体装置(100)，具备：半导体基板(10)，其具有晶体管部(70)和二极管部(80)；以及发射极(52)和栅极(50)，其设置在半导体基板的正面(21)的上方，晶体管部具有：多个沟槽部(40)，其与栅极电连接；第一导电型的漂移区(18)，其设置在半导体基板；第二导电型的基区(14)，其设置在漂移区的上方；以及第二导电型的沟槽底部阻挡区(75)，其设置在漂移区与基区之间，且掺杂浓度比基区的掺杂浓度高，沟槽底部阻挡区与发射极电连接。

公开(公告)号：CN109979935B

公开(公告)日：2025-04-22

申请号：CN201811553511.0

申请日：2018-12-19

Applicant: 富士电机株式会社

Inventor： 上村和贵 ,  洼内源宜

IPC: H10D84/80 ,  H10D62/10 ,  H10D12/00 ,  H10D8/00 ,  H10D84/03

Abstract: 本发明提供一种半导体装置及半导体装置的制造方法，所述半导体装置在半导体基板设置有二极管区，二极管区包括：第一导电型的基区，以在半导体基板的上表面露出的方式设置；第二导电型的阴极区，以在半导体基板的下表面露出的方式设置；第一导电型的阴极间区域，以在半导体基板的下表面露出的方式设置，且在预先设定的方向上与阴极区交替地配置；以及第二导电型的浮置区，设置在阴极区的上方和阴极间区域的上方。

公开(公告)号：CN115692464A

公开(公告)日：2023-02-03

申请号：CN202210563731.1

申请日：2022-05-23

Applicant: 富士电机株式会社

Inventor： 松井俊之 ,  内藤达也 ,  上村和贵

IPC: H01L29/06 ,  H01L29/739 ,  H01L29/861

Abstract: 本发明提供一种半导体装置，所述半导体装置具备半导体基板，该半导体基板具有二极管部，二极管部具备：第二导电型的阳极区，其设置在半导体基板的正面；沟槽部，其在半导体基板的正面，沿预先设定的延伸方向延伸地设置；沟槽接触部，其设置在半导体基板的正面；以及第二导电型的插塞区，其设置在沟槽接触部的下端，并且掺杂浓度比阳极区的掺杂浓度高，插塞区沿延伸方向分散地设置。

公开(公告)号：CN109979935A

公开(公告)日：2019-07-05

申请号：CN201811553511.0

申请日：2018-12-19

Applicant: 富士电机株式会社

Inventor： 上村和贵 ,  洼内源宜

IPC: H01L27/06 ,  H01L29/06 ,  H01L29/739 ,  H01L29/861 ,  H01L21/8249

Abstract: 本发明提供一种半导体装置及半导体装置的制造方法，所述半导体装置在半导体基板设置有二极管区，二极管区包括：第一导电型的基区，以在半导体基板的上表面露出的方式设置；第二导电型的阴极区，以在半导体基板的下表面露出的方式设置；第一导电型的阴极间区域，以在半导体基板的下表面露出的方式设置，且在预先设定的方向上与阴极区交替地配置；以及第二导电型的浮置区，设置在阴极区的上方和阴极间区域的上方。