-
公开(公告)号：CN111834441B
公开(公告)日：2025-02-25
申请号：CN202010122418.5
申请日：2020-02-27
Applicant: 富士电机株式会社
Inventor： 星保幸
Abstract: 提供作为在与主半导体元件同一半导体基板具备电流感测部的半导体装置而能够提高寄生二极管的反向恢复耐量的半导体装置。电流感测部(12)的单位单元配置于主无效区(1b)的感测有效区(12a)。在主无效区(1b)的除了感测有效区(12a)以外的感测无效区(12b)中，在半导体基板的正面的表面区域设置有包围感测有效区的周围的n‑型区域(32b)。在主无效区中设置于半导体基板的正面的表面区域的p型基区(34c)隔着n‑型区域而与感测有效区(12a)对置。p型基区固定在主半导体元件(11)的源极电位。半导体基板(10)的正面上的场绝缘膜在覆盖n‑型区域的部分(80b)中比剩余的部分(80a、80c)厚。
-
公开(公告)号：CN109427902B
公开(公告)日：2023-12-08
申请号：CN201810817464.X
申请日：2018-07-24
Applicant: 富士电机株式会社
IPC: H01L29/78 , H01L21/336 , H01L23/482 , H01L21/60
Abstract: 本发明提供防止焊料到达碳化硅基体表面且特性不会劣化，可靠性不会降低的碳化硅半导体装置及碳化硅半导体装置的制造方法。碳化硅半导体装置具备：第二导电型的第二半导体层绝缘膜(9)设置的条纹状的栅电极(10)。还具备：设置于第二半导体层(3)和第一半导体区域(7)的表面的第一电极(13)；选择性地设置在第一电极(13)上的阶梯差膜(19)；选择性地设置在第一电极(13)和阶梯差膜(19)上的镀膜(16)；和设置在镀膜(16)上的焊料(17)。阶梯差膜(19)以填埋形成在第一电极(13)上的槽的方式设置在设有焊料(17)和镀膜(16)的第一电极(13)上。(3)；第一导电型的第一半导体区域(7)；隔着栅
-
公开(公告)号：CN106601710B
公开(公告)日：2021-01-29
申请号：CN201610792048.X
申请日：2016-08-31
Applicant: 富士电机株式会社
IPC: H01L23/488 , H01L21/48
Abstract: 提供在高温条件下也有高可靠性的半导体装置及其制造方法。在与主半导体元件(10)同一碳化硅基体(100)配置过电压保护部、电流感测部和温度感测部等保护控制电路。主半导体元件(10)的栅极焊盘(19)、构成保护控制电路的多个半导体元件的各电极焊盘(32、48、54、55)在活性区域(101)中央部以直线状配置1列。主半导体元件(10)的源极焊盘(12)以夹着源极焊盘(12)以外的电极焊盘(19、32、48、54、55)的方式配置多个。主半导体元件(10)的源极焊盘(12)和栅极焊盘(19)、构成保护控制电路的多个半导体元件的各电极焊盘(32，48，54，55)隔着全部镀膜和焊接膜配置端子销。
-
公开(公告)号：CN111834441A
公开(公告)日：2020-10-27
申请号：CN202010122418.5
申请日：2020-02-27
Applicant: 富士电机株式会社
Inventor： 星保幸
IPC: H01L29/06 , H01L29/16 , H01L29/10 , H01L29/423 , H01L27/02 , H01L27/06 , H01L23/544
Abstract: 提供作为在与主半导体元件同一半导体基板具备电流感测部的半导体装置而能够提高寄生二极管的反向恢复耐量的半导体装置。电流感测部(12)的单位单元配置于主无效区(1b)的感测有效区(12a)。在主无效区(1b)的除了感测有效区(12a)以外的感测无效区(12b)中，在半导体基板的正面的表面区域设置有包围感测有效区的周围的n-型区域(32b)。在主无效区中设置于半导体基板的正面的表面区域的p型基区(34c)隔着n-型区域而与感测有效区(12a)对置。p型基区固定在主半导体元件(11)的源极电位。半导体基板(10)的正面上的场绝缘膜在覆盖n-型区域的部分(80b)中比剩余的部分(80a、80c)厚。
-
公开(公告)号：CN107408577A
公开(公告)日：2017-11-28
申请号：CN201680012697.1
申请日：2016-08-08
Applicant: 富士电机株式会社
IPC: H01L29/78 , H01L21/336 , H01L23/48 , H01L29/12
Abstract: 半导体装置的将栅极(7)和源极(8)电绝缘的层间绝缘膜(13)具有依次层叠BPSG膜(100)、NSG膜(101)而成的结构。另外，层间绝缘膜(13)具有依次层叠BPSG膜(100)、NSG膜(101)、SiN膜(102)而成的结构，或者依次层叠BPSG膜(100)、SiN膜(102)、NSG膜(101)而成的结构。如此，能够提高通过焊料接合销状电极的半导体装置的可靠性。
-
Patent Agency Ranking
公开(公告)号：CN107408575A
公开(公告)日：2017-11-28
申请号：CN201680011837.3
申请日：2016-08-08
Applicant: 富士电机株式会社
IPC: H01L29/78 , H01L21/336 , H01L23/48 , H01L29/12
Abstract: 半导体装置具备：源电极(8)、设置在源电极(8)上的保护膜(15)、设置在源电极(8)上的未设置有保护膜(15)的部分的镀覆膜(16)，在镀覆膜(16)与保护膜(15)与源电极(8)相互接触的三重点部分的正下方未设置有沟道。此外，半导体装置在镀覆膜(16)与保护膜(15)与源电极(8)相互接触的三重点部分的正下方未设置有第二个第一导电型区(4)。由此，能够提高利用焊料接合销状电极的半导体装置的可靠性。
-
公开(公告)号：CN107251233A
公开(公告)日：2017-10-13
申请号：CN201680012123.4
申请日：2016-08-08
Applicant: 富士电机株式会社
CPC classification number: H01L29/1608 , H01L29/0696 , H01L29/1095 , H01L29/12 , H01L29/2003 , H01L29/41766 , H01L29/456 , H01L29/66734 , H01L29/66795 , H01L29/7813 , H01L29/785
Abstract: 在作为漏区的n+型SiC基板(1)的正面依次外延生长n‑型漂移层(2)、p型基极层(3)和n+型源极层(4)。在n+型源极层(4)的内部选择性地设置p+型接触区(5)。设置沿深度方向(z)贯通n+型源极层(4)和p型基极层(3)而到达n‑型漂移层(2)的沟槽(6)，在沟槽(6)的内部隔着栅绝缘膜(7)设置栅电极(8)。相邻沟槽(6)间的宽度(w1)例如为1μm以下，沟槽(6)的深度(d)例如为1μm以下。由于宽度(w1)窄，因此沟道形成于大致整个p型基极层(3)。单元(10)具备从两侧面由MOS栅(9)夹持一个沟道的FinFET结构。通过这样设置，能够降低通态电阻，并能够防止可靠性的降低。
-
公开(公告)号：CN104303311B
公开(公告)日：2017-10-13
申请号：CN201380018019.2
申请日：2013-03-29
Applicant: 富士电机株式会社
IPC: H01L29/78 , H01L21/336 , H01L29/12
CPC classification number: H01L29/0634 , H01L21/046 , H01L29/045 , H01L29/0696 , H01L29/1095 , H01L29/1608 , H01L29/66068 , H01L29/66333 , H01L29/7395 , H01L29/7802
Abstract: 碳化硅纵型MOSFET具有：第1导电型的N反转层(6)，在第2半导体层基底层以外的表面层上所形成，该第2半导体层基底层在形成于基板的表面上的低浓度层上选择性地形成；栅电极层，被第1导电型的源极区域和第1导电型的N反转层(6)夹持，第2导电型的第3半导体层的表面露出部上的至少一部分，隔着栅极绝缘膜而形成；和源电极，在源极区域与第3半导体层的表面上共同接触，在N反转层(6)下的区域结合第2导电型半导体层的一部分。由此，利用将SiC等作为半导体材料的纵型SiC‑MOSFET的低导通电阻，并且即使在施加高电压时也能防止形成栅电极的氧化膜的击穿，并能够提高可靠性。
-
公开(公告)号：CN106716601A
公开(公告)日：2017-05-24
申请号：CN201680002942.0
申请日：2016-02-22
Applicant: 富士电机株式会社
Inventor： 星保幸
IPC: H01L21/28 , H01L21/336 , H01L27/04 , H01L29/06 , H01L29/12 , H01L29/78 , H01L29/861 , H01L29/868
CPC classification number: H01L23/53223 , H01L21/0485 , H01L27/0629 , H01L29/06 , H01L29/0634 , H01L29/1608 , H01L29/4966 , H01L29/66068 , H01L29/7811 , H01L29/7813 , H01L29/861 , H01L29/8611 , H01L29/868
Abstract: 本发明提供一种半导体装置，具备：半导体基板；电极，设置于半导体基板的正面侧并包含铝；以及势垒层，其设置在半导体基板与电极之间，势垒层从接近于半导体基板的一侧起依次具有第一氮化钛层、第一钛层、第二氮化钛层和第二钛层。
-
公开(公告)号：CN106688104A
公开(公告)日：2017-05-17
申请号：CN201680002943.5
申请日：2016-04-06
Applicant: 富士电机株式会社
Abstract: 若氢侵入半导体装置，则栅极结构的栅极电压阈值(Vth)会变化。本发明防止氢从位于半导体装置的端部的耐压结构部向半导体装置侵入。提供半导体装置，该半导体装置具备半导体基板，其具有有源区域和设置在所述有源区域的周围的耐压结构部；第1下部绝缘膜，其在所述半导体基板上设置于所述耐压结构部；以及第1保护膜，其设置在所述第1下部绝缘膜上，并且与所述半导体基板电绝缘，且对氢进行吸留。
-
-
-
-
-
-
-
-
-
Search Results
48
records
(took 0.029 seconds)
