-
公开(公告)号：CN111697076B
公开(公告)日：2024-08-13
申请号：CN202010078352.4
申请日：2020-02-03
Applicant: 富士电机株式会社
Inventor： 星保幸
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明提供能提高寄生二极管的反向恢复耐量的半导体装置。在有源区(1)的有效区(1a)设置有作为垂直型MOSFET的主半导体元件(11)和该主半导体元件的源极焊盘(21a)。在有源区的无效区(1b)中的半导体基板(10)的正面设置主半导体元件的栅极焊盘(21b)。在栅极焊盘的正下方的半导体基板(10)的正面的表面区域，遍及有源区的无效区(1b)的整个区域设置有p型区域(34b)。有源区的无效区(1b)的p型区域(34b)与源极焊盘(21a)电连接，在主半导体元件关断时由与n‑型漂移区(32)的pn结形成寄生二极管。有源区的无效区(1b)的p型区域(34b)具有角部(81)被倒角的矩形的平面形状。
-
公开(公告)号：CN111834442B
公开(公告)日：2025-02-25
申请号：CN202010127542.0
申请日：2020-02-28
Applicant: 富士电机株式会社
Inventor： 星保幸
Abstract: 提供一种作为在与主半导体元件同一半导体基板具备电流感测部的半导体装置而能提高寄生二极管的反向恢复耐量的半导体装置。OC焊盘(22)的正下方的一部分区域是配置有电流感测部(12)的单位单元的感测有效区(12a)。在OC焊盘(22)的正下方，包围感测有效区(12a)的周围的区域是未配置电流感测部(12)的单位单元的感测无效区(12b)。在感测无效区(12b)中，设置于半导体基板的正面的表面区域的浮置的p型基区(34b’)通过包围感测有效区(12a)的周围的n‑型区域(32b)而与感测有效区(12a)的p型基区(34b)分离。n‑型区域(32b)具有比感测有效区(12a)大的表面积。p型基区(34b’)、(34b)间的距离(w1)为0.1μm以上，且尽可能小。
-
公开(公告)号：CN117525040A
公开(公告)日：2024-02-06
申请号：CN202310769944.4
申请日：2023-06-27
Applicant: 富士电机株式会社
IPC: H01L23/552 , H01L29/78 , H01L21/336 , H01L29/16 , H01L21/56
Abstract: 一种能抑制因电子与空穴复合产生的光引起密封树脂劣化的碳化硅半导体装置及其制造方法。碳化硅半导体装置具备：第一导电型的第一半导体区，从有源区遍及到终端区地设于半导体基板的内部；第二导电型的第二半导体区，在有源区中设于第一主面与第一半导体区之间；元件结构，包括第一半导体区与第二半导体区之间的第一pn结，供通过第一pn结的电流流通；有源区的外周部，形成第二导电型外周区，并形成第二导电型外周区与第一半导体区之间的第二pn结，第二导电型外周区在有源区中设于第一主面与第一半导体区之间并包围元件结构周围。在第一主面的表面选择性地设置有对因在第一pn结和第二pn结流通正向电流产生的光进行遮蔽的第一保护膜。
-
公开(公告)号：CN115241268A
公开(公告)日：2022-10-25
申请号：CN202210206026.6
申请日：2022-02-28
Applicant: 富士电机株式会社
IPC: H01L29/06
Abstract: 本发明提供一种制作(制造)简单且可靠性高的半导体装置。在边缘终端区2设置有FLR结构20作为耐压结构。FLR结构20由以同心状包围有源区2的周围的多个FLR 101～118构成。FLR 101～118的杂质浓度为小于1×1018/cm3的范围内，优选为3×1017/cm3以上且9×1017/cm3以下的范围内。FLR101～118的厚度t10为0.7μm以上且1.1μm以下。最靠内侧的FLR 101与外周p+型区62a之间的第1间隔w1为1.2μm以下左右的范围内。
-
公开(公告)号：CN112219282A
公开(公告)日：2021-01-12
申请号：CN201980036950.0
申请日：2019-11-06
Applicant: 富士电机株式会社
Inventor： 星保幸
Abstract: 碳化硅半导体装置具备由MOS结构构成的有源区(40)和电流检测区(37a)，所述MOS结构具备设置于第一导电型的半导体基板(1)的正面的第一导电型的第一半导体层(2)、第二导电型的第二半导体层(3)、第一导电型的第一半导体区(7)、隔着栅极绝缘膜(9)而设置的栅电极(10)、设置于栅电极(10)上的层间绝缘膜(11)以及在第一电极(13)上设置在第二半导体层(3)的表面和第一半导体区(7)的表面的第一电极(13)。电流检测区(37a)的第二半导体层(3)的与半导体基板(1)侧相反的一侧的表面的面积小于有源区(40)的第二半导体层(3)的与半导体基板(1)侧相反的一侧的表面的面积。
-
Patent Agency Ranking
公开(公告)号：CN106688104B
公开(公告)日：2020-03-17
申请号：CN201680002943.5
申请日：2016-04-06
Applicant: 富士电机株式会社
Abstract: 若氢侵入半导体装置，则栅极结构的栅极电压阈值(Vth)会变化。本发明防止氢从位于半导体装置的端部的耐压结构部向半导体装置侵入。提供半导体装置，该半导体装置具备半导体基板，其具有有源区域和设置在所述有源区域的周围的耐压结构部；第1下部绝缘膜，其在所述半导体基板上设置于所述耐压结构部；以及第1保护膜，其设置在所述第1下部绝缘膜上，并且与所述半导体基板电绝缘，且对氢进行吸留。
-
公开(公告)号：CN106716601B
公开(公告)日：2019-08-06
申请号：CN201680002942.0
申请日：2016-02-22
Applicant: 富士电机株式会社
Inventor： 星保幸
IPC: H01L21/28 , H01L21/336 , H01L27/04 , H01L29/06 , H01L29/12 , H01L29/78 , H01L29/861 , H01L29/868
CPC classification number: H01L23/53223 , H01L21/0485 , H01L27/0629 , H01L29/06 , H01L29/0634 , H01L29/1608 , H01L29/4966 , H01L29/66068 , H01L29/7811 , H01L29/7813 , H01L29/861 , H01L29/8611 , H01L29/868
Abstract: 本发明提供一种半导体装置，具备：半导体基板；电极，设置于半导体基板的正面侧并包含铝；以及势垒层，其设置在半导体基板与电极之间，势垒层从接近于半导体基板的一侧起依次具有第一氮化钛层、第一钛层、第二氮化钛层和第二钛层。
-
公开(公告)号：CN105874604B
公开(公告)日：2019-03-19
申请号：CN201580003622.2
申请日：2015-07-15
Applicant: 富士电机株式会社
IPC: H01L29/78 , H01L21/336 , H01L29/06 , H01L29/12 , H01L29/872
Abstract: 半导体装置具备：选择性地设置在n型碳化硅外延层(2)的相对于n+型碳化硅基板(1)侧的相反一侧的表面层的p+型区(3)；由在n型碳化硅外延层(2)上形成金属‑半导体接合的源电极(13)和p+型区(3)构成的元件结构；包围所述元件结构的周边部的p‑型区(5a)和p‑‑型区(5b)；隔着n型碳化硅外延层(2)包围该周边部的n+型沟道截断区的结构。n+型沟道截断区具有杂质浓度高的第二个n+型沟道截断区(17b)和内部包括第二个n+型沟道截断区(17b)，且杂质浓度比第二个n+型沟道截断区(17b)低的第一个n+型沟道截断区(17a)。通过采用这样的结构能够实现高耐压和电流的低泄漏。
-
公开(公告)号：CN106549045A
公开(公告)日：2017-03-29
申请号：CN201610718061.0
申请日：2016-08-24
Applicant: 富士电机株式会社
IPC: H01L29/739 , H01L21/331
Abstract: 提供抑制半导体装置的特性劣化并具有良好特性的半导体装置。半导体装置的源电极(8)具有由第一Ti膜(21)、第二TiN膜(22)、第二Ti膜导体装置的源电极(8)具有由第一TiN膜(20)、第一Ti膜(21)、第二TiN膜(22)、第二Ti膜(23)、Al-Si膜(24)依次层叠而成的结构。另外，半导体装置的第二保护膜(17)是聚酰胺膜。(23)、Al-Si膜(24)依次层叠而成的结构，或者半
-
-
-
-
-
-
-
-
-
Search Results
48
records
(took 0.027 seconds)
