公开(公告)号：CN115394831A

公开(公告)日：2022-11-25

申请号：CN202210302236.5

申请日：2022-03-24

Applicant: 富士电机株式会社

Inventor： 林真吾 ,  木下明将

IPC: H01L29/06 ,  H01L29/16 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明提供一种即使在除去场氧化膜的情况下也能够保持ESD耐量的碳化硅半导体装置。碳化硅半导体装置具备第一导电型的碳化硅半导体基板、第一导电型的第一半导体层(2)、第二导电型的第二半导体层(6)、第一导电型的第一半导体区、第二导电型的第二半导体区(8)、栅极绝缘膜、栅极电极、第一电极、第二电极和栅极焊盘部(23)。栅极焊盘部(23)包括栅极电极焊盘和连接部。在与连接部在深度方向上对置的区域具有未设置第二半导体区(8)的第一区(6a)，在与栅极电极焊盘的角部在深度方向上对置的区域具有未设置第二半导体区(8)的第二区。在第二半导体区(8)、第一区(6a)以及第二区的表面上设置有与栅极绝缘膜相同的氧化膜(16)。

公开(公告)号：CN119069524A

公开(公告)日：2024-12-03

申请号：CN202410231302.3

申请日：2024-03-01

Applicant: 富士电机株式会社

Inventor： 林真吾

IPC: H01L29/78 ,  H01L23/31

Abstract: 本发明提供能够抑制配置于半导体装置周边的封装树脂因在半导体装置内由电子与空穴复合而产生的光而劣化的半导体装置。在具有作为流通主电流的区域的有源区(1)、包围有源区(1)的边缘终端区(2)、包围边缘终端区(2)的台阶面(51)、包围台阶面(51)的切割线(3)的半导体装置中，有源区(1)具有第一半导体区(20)与第二半导体层(42)的第一pn结、外周区(25)与第二半导体层(42)的第二pn结。在台阶面(51)设置有第一保护膜(34)，该第一保护膜(34)遮蔽由于在有源区内的第一pn结和第二pn结流通正向电流而产生的光。

公开(公告)号：CN117525040A

公开(公告)日：2024-02-06

申请号：CN202310769944.4

申请日：2023-06-27

Applicant: 富士电机株式会社

Inventor： 星保幸 ,  林真吾

IPC: H01L23/552 ,  H01L29/78 ,  H01L21/336 ,  H01L29/16 ,  H01L21/56

Abstract: 一种能抑制因电子与空穴复合产生的光引起密封树脂劣化的碳化硅半导体装置及其制造方法。碳化硅半导体装置具备：第一导电型的第一半导体区，从有源区遍及到终端区地设于半导体基板的内部；第二导电型的第二半导体区，在有源区中设于第一主面与第一半导体区之间；元件结构，包括第一半导体区与第二半导体区之间的第一pn结，供通过第一pn结的电流流通；有源区的外周部，形成第二导电型外周区，并形成第二导电型外周区与第一半导体区之间的第二pn结，第二导电型外周区在有源区中设于第一主面与第一半导体区之间并包围元件结构周围。在第一主面的表面选择性地设置有对因在第一pn结和第二pn结流通正向电流产生的光进行遮蔽的第一保护膜。