公开(公告)号：CN117410287A

公开(公告)日：2024-01-16

申请号：CN202310587616.2

申请日：2023-05-23

Applicant: 富士电机株式会社

Inventor： 熊田惠志郎

IPC: H01L27/07

Abstract: 本发明提供一种能够改善电流感测部的有源区的击穿耐量的半导体装置。半导体装置具备主半导体区和电流检测区。主半导体区和电流检测区具有第一导电型的半导体基板、第一导电型的第一半导体层、第一导电型的第一半导体区域(7)、第二导电型的第二半导体区域(8)、沟槽(16)、第二导电型的第一高浓度区域(3)和第二导电型的第二高浓度区。在电流检测区的导通状态时供电流流通的有源区具有作为晶体管进行动作的第一单元(43)、以及设置在第一单元的四个角且不作为晶体管进行动作而仅作为二极管进行动作的第二单元(44)。

公开(公告)号：CN109427902B

公开(公告)日：2023-12-08

申请号：CN201810817464.X

申请日：2018-07-24

Applicant: 富士电机株式会社

Inventor： 桥爪悠一 ,  熊田惠志郎 ,  星保幸

IPC: H01L29/78 ,  H01L21/336 ,  H01L23/482 ,  H01L21/60

Abstract: 本发明提供防止焊料到达碳化硅基体表面且特性不会劣化，可靠性不会降低的碳化硅半导体装置及碳化硅半导体装置的制造方法。碳化硅半导体装置具备：第二导电型的第二半导体层绝缘膜(9)设置的条纹状的栅电极(10)。还具备：设置于第二半导体层(3)和第一半导体区域(7)的表面的第一电极(13)；选择性地设置在第一电极(13)上的阶梯差膜(19)；选择性地设置在第一电极(13)和阶梯差膜(19)上的镀膜(16)；和设置在镀膜(16)上的焊料(17)。阶梯差膜(19)以填埋形成在第一电极(13)上的槽的方式设置在设有焊料(17)和镀膜(16)的第一电极(13)上。(3)；第一导电型的第一半导体区域(7)；隔着栅

公开(公告)号：CN109427902A

公开(公告)日：2019-03-05

申请号：CN201810817464.X

申请日：2018-07-24

Applicant: 富士电机株式会社

Inventor： 桥爪悠一 ,  熊田惠志郎 ,  星保幸

IPC: H01L29/78 ,  H01L21/336 ,  H01L23/482 ,  H01L21/60

Abstract: 本发明提供防止焊料到达碳化硅基体表面且特性不会劣化，可靠性不会降低的碳化硅半导体装置及碳化硅半导体装置的制造方法。碳化硅半导体装置具备：第二导电型的第二半导体层(3)；第一导电型的第一半导体区域(7)；隔着栅绝缘膜(9)设置的条纹状的栅电极(10)。还具备：设置于第二半导体层(3)和第一半导体区域(7)的表面的第一电极(13)；选择性地设置在第一电极(13)上的阶梯差膜(19)；选择性地设置在第一电极(13)和阶梯差膜(19)上的镀膜(16)；和设置在镀膜(16)上的焊料(17)。阶梯差膜(19)以填埋形成在第一电极(13)上的槽的方式设置在设有焊料(17)和镀膜(16)的第一电极(13)上。

公开(公告)号：CN109390384B

公开(公告)日：2023-11-21

申请号：CN201810709043.5

申请日：2018-07-02

Applicant: 富士电机株式会社

Inventor： 星保幸 ,  桥爪悠一 ,  熊田惠志郎

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336

公开(公告)号：CN109390384A

公开(公告)日：2019-02-26

申请号：CN201810709043.5

申请日：2018-07-02

Applicant: 富士电机株式会社

Inventor： 星保幸 ,  桥爪悠一 ,  熊田惠志郎

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明提供一种通过抑制在切断面的内部方向上产生变形，从而即使长时间使用，可靠性也不降低的碳化硅半导体装置以及碳化硅半导体装置的制造方法。本发明的碳化硅半导体装置具备：有源区(211)，其设置于第一导电型的半导体基板(1)，并且有源区中有主电流流通；终端区域(210)，其配置于有源区(211)的外侧，且形成有耐压结构；以及损伤区(22)，其配置于终端区域(210)的外侧，且与单片化时形成的切断面接触，且结晶性受到损伤。