公开(公告)号：CN114664927A

公开(公告)日：2022-06-24

申请号：CN202210374852.1

申请日：2018-08-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余绍铭 ,  李东颖 ,  云惟胜 ,  杨富祥

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336 ,  H01L27/088 ,  H01L21/8234

Abstract: 制造半导体器件的方法，包括：在半导体衬底上方形成具有第一组成的第一半导体层，以及在第一半导体层上方形成具有第二组成的第二半导体层。在第二半导体层上方形成具有第一组成的另一第一半导体层。在另一第一半导体层上方形成具有第三组成的第三半导体层。图案化第一半导体层、第二半导体层和第三半导体层以形成鳍结构。去除第三半导体层的部分，从而形成包括第二半导体层的纳米线，并且形成围绕纳米线导电材料。第一半导体层、第二半导体层和第三半导体层包括不同的材料。本发明实施例涉及制造半导体器件的方法和半导体器件。

公开(公告)号：CN114447214A

公开(公告)日：2022-05-06

申请号：CN202210031492.5

申请日：2022-01-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李乾铭 ,  林世杰 ,  黄彦霖 ,  宋明远 ,  李东颖

IPC: H01L43/06 ,  H01L43/08 ,  H01L43/04 ,  H01L43/14 ,  H01L27/22

Abstract: 半导体器件包括一对有源器件、复合自旋霍尔电极和磁隧道结。复合自旋霍尔电极电连接至一对有源器件。磁隧道结设置在相对于该一对有源器件的复合自旋霍尔电极的相对侧上。自旋霍尔电极包括一对重金属层以及设置在该一对重金属层之间的间隔件层。该一对重金属层由亚稳态的重金属构成。间隔件层包括与该一对重金属层不同的第一材料。本发明的实施例还涉及制造半导体器件的方法、存储器器件。

公开(公告)号：CN114256290A

公开(公告)日：2022-03-29

申请号：CN202110458742.9

申请日：2021-04-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张开泰 ,  李东颖

IPC: H01L27/24

Abstract: 提供一种存储单元、包括存储单元的半导体器件及其制造方法。存储单元包括一对金属层、绝缘层、存储层、选择器层及字线。一对金属层在第一方向上延伸。一对金属层中的第一金属层被设置成与一对金属层中的第二金属层接触。第一金属层包含第一材料。第二金属层包含第二材料。第二金属层相对于第一金属层沿着与第一方向垂直的第二方向在侧向上突出。绝缘层在第一方向上延伸且设置在一对金属层的顶部上。存储层共形地覆盖一对金属层的侧边。选择器层设置在存储层上。字线在一对金属层之上在选择器层上沿着第二方向延伸。

公开(公告)号：CN109427901B

公开(公告)日：2022-03-22

申请号：CN201810614091.6

申请日：2018-06-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑兆钦 ,  陈自强 ,  徐振峰 ,  杨玉麟 ,  李东颖 ,  叶致锴

IPC: H01L29/78 ,  H01L21/336

Abstract: 在衬底的第一区域和第二区域中形成纳米线器件和鳍器件。为了形成器件，形成第一材料和第二材料的交替层，邻近于第一材料层形成内部间隔件，并且之后去除第一材料层以形成纳米线而不去除第二区域内的第一材料层。在第一区域和第二区域内形成栅极电介质和栅电极的栅极结构以在第一区域中形成纳米线器件并且在第二区域中形成鳍器件。本发明实施例涉及半导体器件和方法。

公开(公告)号：CN113555501A

公开(公告)日：2021-10-26

申请号：CN202110824255.X

申请日：2021-07-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林毓超 ,  李东颖 ,  涂元添 ,  邱荣标

IPC: H01L45/00

Abstract: 一种存储单元包括底部电极、存储元件、间隔件、选择器及顶部电极。存储元件位于底部电极上且包括第一导电层、第二导电层及储存层。第一导电层电连接到底部电极。第二导电层位于第一导电层上，其中第一导电层的宽度小于第二导电层的宽度。储存层位于第一导电层与第二导电层的中间。间隔件位于第二导电层及储存层旁边。选择器设置在间隔件上且电连接到存储元件。顶部电极设置在选择器上。

公开(公告)号：CN113517393A

公开(公告)日：2021-10-19

申请号：CN202110307279.8

申请日：2021-03-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李东颖 ,  林毓超 ,  余绍铭

IPC: H01L45/00 ,  H01L27/24

Abstract: 方法包括在衬底上方形成介电层，该介电层具有顶面；在介电层中蚀刻开口；在开口内形成底电极，该底电极包括阻挡层；在开口内及在底电极上形成相变材料(PCM)层，其中，PCM层的顶面与介电层的顶面齐平或位于介电层的顶面的下方；以及在PCM层上形成顶电极。本申请的实施例涉及相变存储器件及其形成方法。

公开(公告)号：CN113471139A

公开(公告)日：2021-10-01

申请号：CN202011296349.6

申请日：2020-11-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林伯俊 ,  李东颖 ,  林毓超

IPC: H01L21/768

Abstract: 一种形成互连结构的方法包含形成通道；形成第一阻障层以至少覆盖通道的顶面与侧壁；形成第一介电层于第一阻障层上；执行第一平坦化制程以去除第一介电层的一部分与第一阻障层的一部分，从而暴露通道顶面；形成第二介电层于第一介电层上，其中第二介电层具有暴露通道顶面的开口；形成阻挡层于通道顶面上；形成第二阻障层于第二介电层上；去除阻挡层以暴露通道顶面以及形成导电特征于开口中，其中导电特征接触通道顶面。

公开(公告)号：CN112993011A

公开(公告)日：2021-06-18

申请号：CN202011493051.4

申请日：2020-12-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄仁安 ,  林毓超 ,  李东颖

IPC: H01L29/06 ,  H01L29/10 ,  H01L29/423 ,  H01L29/78 ,  H01L27/088 ,  H01L21/8234 ,  H01L21/336 ,  B82Y40/00

Abstract: 本发明实施例提供一种半导体结构及其形成方法。半导体结构包含位于基底之上的第一全绕式栅极场效晶体管以及相邻于第一全绕式栅极场效晶体管的第一鳍式场效晶体管，第一全绕式栅极场效晶体管包含多个第一纳米结构以及围绕第一纳米结构的第一栅极堆叠。第一鳍式场效晶体管包含第一鳍结构以及位于第一鳍结构之上的第二栅极堆叠。半导体结构还包含栅极切割部件，栅极切割部件插入第一全绕式栅极场效晶体管的第一栅极堆叠与第一鳍式场效晶体管的第二栅极堆叠之间。

公开(公告)号：CN111952447A

公开(公告)日：2020-11-17

申请号：CN201911416522.9

申请日：2019-12-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李东颖 ,  余绍铭 ,  林毓超

IPC: H01L45/00

Abstract: 相变化记忆体装置包括底部电极、底部记忆体层、顶部记忆体层和顶部电极。底部记忆体层位于底部电极上方。底部记忆体层具有第一高度并包括锥形部分和颈部。锥形部分具有第二高度。第二高度与第一高度的比例在约0.2至约0.5的范围内。颈部位于锥形部分和底部电极之间。顶部记忆体层位于底部记忆体层之上。底部记忆体层的锥形部分在从顶部记忆体层朝向颈部的方向上逐渐变细。顶部电极位于顶部记忆体层之上。

公开(公告)号：CN111640860A

公开(公告)日：2020-09-08

申请号：CN201910512108.1

申请日：2019-06-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林毓超 ,  陈瑞铭 ,  余绍铭 ,  李东颖 ,  陈佑昇

IPC: H01L45/00 ,  H01L27/24

Abstract: 在一些实施方式中，本揭示内容关于一种集成晶片，其包括设置在底部电极之上的相变材料，并且相变材料配置为当温度变化时从晶质结构变为非晶质结构。顶部电极设置在相变材料的上表面之上。通孔电性接触顶部电极的顶表面。此外，相变材料的上表面的最大宽度小于相变材料的底表面的最大宽度。