公开(公告)号：CN108231889B

公开(公告)日：2022-09-06

申请号：CN201710950065.6

申请日：2017-10-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 让-皮埃尔·科林格 ,  吴忠政 ,  卡洛斯·H·迪亚兹 ,  王志豪 ,  后藤贤一 ,  郭大鹏 ,  杨育佳 ,  吴志强 ,  林佑明

IPC: H01L29/78 ,  H01L29/10 ,  H01L29/423 ,  H01L21/336

Abstract: 描述了包括二维(2‑D)材料的半导体结构及其制造方法。通过在诸如鳍式场效应晶体管(FET)的晶体管栅极构架中采用2‑D材料，本发明的半导体结构包括垂直栅极结构并且包含2‑D材料，诸如石墨烯、过渡金属二硫属化物(TMD)或磷烯。本发明的实施例还涉及具有垂直结构的2‑D材料晶体管。

公开(公告)号：CN109728089B

公开(公告)日：2022-03-29

申请号：CN201810178648.6

申请日：2018-03-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吕俊颉 ,  卡洛斯·H·迪亚兹 ,  张智胜 ,  彭成毅 ,  叶凌彦 ,  李建兴

IPC: H01L29/78 ,  H01L21/336

Abstract: 在制造负电容结构的方法中，在衬底上方形成介电层。在介电层上方形成第一金属层。在形成第一金属层之后，实施退火操作，接着进行冷却操作。形成第二金属层。在冷却操作之后，介电层变成包括斜方晶相的铁电介电层。本发明实施例涉及半导体器件及其制造方法。

公开(公告)号：CN104425495B

公开(公告)日：2019-06-11

申请号：CN201310594134.6

申请日：2013-11-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江国诚 ,  卡洛斯·H·迪亚兹 ,  让-皮埃尔·科林格

IPC: H01L27/092 ,  H01L29/78 ,  H01L29/775 ,  H01L21/8238 ,  B82Y10/00

CPC classification number: H01L21/823821 ,  B82Y10/00 ,  B82Y40/00 ,  H01L21/823807 ,  H01L27/092 ,  H01L27/0924 ,  H01L29/0673 ,  H01L29/16 ,  H01L29/42392 ,  H01L29/66439 ,  H01L29/6681 ,  H01L29/775 ,  H01L29/78 ,  H01L29/7853 ,  H01L29/78696

Abstract: 本发明提供了一种或多种半导体布置以及用于形成这种半导体布置的技术。例如，利用一个或多个硅和硅锗叠层，以形成包括锗纳米线沟道的PMOS晶体管和包括硅纳米线沟道的NMOS晶体管。在一个实例中，氧化第一硅和硅锗叠层，以将硅转化为氧化硅区，去除氧化硅区以形成PMOS晶体管的锗纳米线沟道。在另一个实例中，去除第二硅和硅锗叠层内的硅锗层，以形成NMOS晶体管的硅纳米线沟道。具有锗纳米线沟道的PMOS晶体管和具有硅纳米线沟道的NMOS晶体管作为单次制造工艺的一部分而形成。

公开(公告)号：CN109728090A

公开(公告)日：2019-05-07

申请号：CN201810179262.7

申请日：2018-03-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吕俊颉 ,  彭成毅 ,  李建兴 ,  叶凌彦 ,  张智胜 ,  卡洛斯·H·迪亚兹

IPC: H01L29/78 ,  H01L21/336

Abstract: 一种负电容器件包括半导体层。界面层设置在半导体层上方。非晶介电层设置在界面层上方。铁电层设置在非晶介电层上方。金属栅电极设置在铁电层上方。如下条件中的至少一个成立：界面层为掺杂的；非晶介电层具有氮化外表面；扩散阻挡层设置在非晶介电层和铁电层之间；或晶种层设置在非晶介电层和铁电层之间。本发明实施例涉及一种半导体器件及其形成方法。

公开(公告)号：CN109728089A

公开(公告)日：2019-05-07

申请号：CN201810178648.6

申请日：2018-03-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吕俊颉 ,  卡洛斯·H·迪亚兹 ,  张智胜 ,  彭成毅 ,  叶凌彦 ,  李建兴

IPC: H01L29/78 ,  H01L21/336

Abstract: 在制造负电容结构的方法中，在衬底上方形成介电层。在介电层上方形成第一金属层。在形成第一金属层之后，实施退火操作，接着进行冷却操作。形成第二金属层。在冷却操作之后，介电层变成包括斜方晶相的铁电介电层。本发明实施例涉及半导体器件及其制造方法。

公开(公告)号：CN106158867B

公开(公告)日：2019-03-01

申请号：CN201510736354.7

申请日：2015-11-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 让-皮埃尔·科林格 ,  卡洛斯·H·迪亚兹 ,  郭大鹏

IPC: H01L27/11 ,  H01L21/8244

Abstract: 本发明提供了半导体器件及其制造方法。SRAM单元包括堆叠在第一垂直下拉晶体管上方的第一垂直上拉晶体管，并且堆叠在第二垂直下拉晶体管上方的第二垂直上拉晶体管。第一垂直上拉晶体管和第一垂直下拉晶体管的栅极通过第一通孔连接，同时所述第二垂直上拉晶体管和所述第二垂直下拉晶体管的栅极通过第二通孔连接。第一垂直上拉晶体管和第一垂直传输栅极晶体管的漏极通过第一导电迹线连接，而所述第二垂直上拉晶体管和所述第二垂直传输栅极晶体管的漏极通过第二导电迹线连接。第一垂直上拉晶体管的栅极通过第三通孔连接至第二导电迹线，而所述第二垂直上拉晶体管的栅极通过第四通孔连接至第一导电迹线。

公开(公告)号：CN107230639A

公开(公告)日：2017-10-03

申请号：CN201710013161.8

申请日：2017-01-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江国诚 ,  朱熙甯 ,  蔡庆威 ,  王志豪 ,  梁英强 ,  卡洛斯·H·迪亚兹

IPC: H01L21/336 ,  H01L29/06 ,  H01L29/78

CPC classification number: H01L29/66545 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/161 ,  H01L29/165 ,  H01L29/24 ,  H01L29/267 ,  H01L29/66636 ,  H01L29/66795 ,  H01L29/7848 ,  H01L29/785 ,  H01L29/0649 ,  H01L29/0684

Abstract: 一种方法包含在半导体衬底上方形成第一硬掩模，蚀刻半导体衬底以形成凹槽，半导体带位于凹槽的两相邻的凹槽之间，在半导体带的侧壁上形成第二硬掩模，在第二硬掩模上执行第一各向异性蚀刻以去除第二硬掩模的水平部分，并使用第一硬掩模和第二硬掩模的垂直部分作为蚀刻掩模在半导体衬底上执行第二各向异性蚀刻以向下延伸凹槽。方法还包含去除第二硬掩模的垂直部分并在凹槽中形成隔离区。隔离区被凹进，且位于隔离区之间的半导体带的一部分突出为高于隔离区从而形成半导体鳍。本发明实施例涉及具有作为基底的半导体带的FinFET。

公开(公告)号：CN106328539A

公开(公告)日：2017-01-11

申请号：CN201610124431.8

申请日：2016-03-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江国诚 ,  蔡庆威 ,  卡洛斯·H·迪亚兹 ,  王志豪 ,  连万益 ,  梁英強

IPC: H01L21/336 ,  H01L29/08 ,  H01L29/10 ,  H01L29/78

Abstract: 本发明描述了一种半导体器件制造的方法，该方法包括形成从衬底延伸以及具有源极/漏极区和沟道区的鳍。鳍包括具有第一组分的第一外延层和位于第一外延层上的第二外延层，第二外延层具有第二组分。从鳍的源极/漏极区去除第二外延层以形成间隙。用介电材料填充间隙。另一外延材料形成在第一外延层的至少两个表面上以形成源极/漏极部件。本发明还提供了一种多栅极半导体器件。

公开(公告)号：CN105977255A

公开(公告)日：2016-09-28

申请号：CN201510724065.5

申请日：2015-10-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 让-皮埃尔·科林格 ,  卡洛斯·H·迪亚兹 ,  杨育佳

IPC: H01L27/092 ,  H01L29/24 ,  H01L21/8238

CPC classification number: H01L29/66969 ,  H01L21/02521 ,  H01L21/02573 ,  H01L21/02576 ,  H01L21/02579 ,  H01L21/02598 ,  H01L21/0262 ,  H01L21/02636 ,  H01L21/02667 ,  H01L21/426 ,  H01L21/441 ,  H01L21/461 ,  H01L21/477 ,  H01L21/76224 ,  H01L21/76895 ,  H01L21/823412 ,  H01L21/823487 ,  H01L21/823885 ,  H01L21/8256 ,  H01L21/8258 ,  H01L27/0688 ,  H01L27/088 ,  H01L27/092 ,  H01L27/1207 ,  H01L27/1222 ,  H01L27/127 ,  H01L29/04 ,  H01L29/0649 ,  H01L29/0847 ,  H01L29/1033 ,  H01L29/24 ,  H01L29/267 ,  H01L29/42392 ,  H01L29/66742 ,  H01L29/7827 ,  H01L29/78618 ,  H01L29/78642 ,  H01L29/78681 ,  H01L29/78696 ,  H01L21/823807

Abstract: 本发明描述了器件和形成这样的器件的方法，器件具有当为块状时是半金属但是在器件中是半导体的材料。示例性结构包括衬底、第一源极/漏极接触区、沟道结构、栅极电介质、栅电极和第二源极/漏极接触区。衬底具有上表面。沟道结构连接至第一源极/漏极接触区并且位于第一源极/漏极接触区上方，并且沟道结构位于衬底的上表面上方。沟道结构具有在第一源极/漏极接触区之上延伸的侧壁。沟道结构包括含铋半导体材料。栅极电介质为沿着沟道结构的侧壁。栅电极为沿着栅极电介质。第二源极/漏极接触区连接至沟道结构并且位于沟道结构上方。本发明涉及具有为块状半金属的半导体材料的器件及其形成方法。

公开(公告)号：CN116525682A

公开(公告)日：2023-08-01

申请号：CN202310705694.8

申请日：2018-03-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吕俊颉 ,  彭成毅 ,  李建兴 ,  叶凌彦 ,  张智胜 ,  卡洛斯·H·迪亚兹

IPC: H01L29/78 ,  H01L21/336

Abstract: 一种负电容器件包括半导体层。界面层设置在半导体层上方。非晶介电层设置在界面层上方。铁电层设置在非晶介电层上方。金属栅电极设置在铁电层上方。如下条件中的至少一个成立：界面层为掺杂的；非晶介电层具有氮化外表面；扩散阻挡层设置在非晶介电层和铁电层之间；或晶种层设置在非晶介电层和铁电层之间。本发明实施例涉及一种半导体器件及其形成方法。