公开(公告)号：CN118648120A

公开(公告)日：2024-09-13

申请号：CN202380019970.3

申请日：2023-02-27

申请人： 住友电气工业株式会社

发明人： 斋藤雄

IPC分类号： H01L29/78 ,  H01L29/12

摘要： 碳化硅半导体器件具有n型的漂移区、p型的体区、n型的源极区、p型的接触区、在第一方向上延伸的栅极沟槽、栅极绝缘膜、栅电极、源电极、层间绝缘膜、p型的电场缓和区、将所述接触区与所述电场缓和区连接的p型的连接区，所述电场缓和区具有：第一区，在与所述第一方向垂直的第二方向上具有第一尺寸；以及第二区，在所述第一方向上与所述第一区相连，在所述第二方向上具有比所述第一尺寸小的第二尺寸，所述接触区具有从设置在所述层间绝缘膜的接触孔露出并连接有所述源电极的第三区，在俯视观察时，所述栅极沟槽及所述电场缓和区与在所述第一方向上延伸的假想直线重叠，所述连接区在所述假想直线上与所述电场缓和区相接，所述第一区与所述第三区在所述第二方向上排列。

公开(公告)号：CN117693824A

公开(公告)日：2024-03-12

申请号：CN202280051598.X

申请日：2022-06-21

申请人： 住友电气工业株式会社

发明人： 内田光亮 ,  斋藤雄

IPC分类号： H01L29/78 ,  H01L29/12 ,  H01L29/06

摘要： 一种碳化硅半导体器件，具有：碳化硅衬底，具有第一主面；层间绝缘膜，覆盖所述第一主面；以及栅极焊盘及源极焊盘，设置于所述层间绝缘膜之上，在从与所述第一主面垂直的方向俯视观察时，所述碳化硅衬底具有：第一区域，包括多个单位单元；第二区域，与所述栅极焊盘重叠；以及第三区域，与所述第二区域相连，所述多个单位单元分别具有：漂移区，具有第一导电型；本体区，具有与所述第一导电型不同的第二导电型；源极区，设置于所述第一主面，通过所述本体区而与所述漂移区隔开，并且具有所述第一导电型；接触区，设置于所述第一主面，与所述本体区电连接，并且具有所述第二导电型；栅电极，与所述栅极焊盘电连接；以及栅极绝缘膜，设置于所述漂移区、所述本体区及所述源极区与所述栅电极之间，所述第二区域具有第一半导体区域，所述第一半导体区域具有所述第二导电型，所述第三区域具有第二半导体区域，所述第二半导体区域具有所述第二导电型，所述第一半导体区域及所述第二半导体区域在所述第一主面中彼此相连，在所述层间绝缘膜上形成有到达所述源极区及所述接触区的第一接触孔、以及到达所述第二半导体区域的第二接触孔，所述源极焊盘经由所述第一接触孔与所述源极区及接触区电连接，经由所述第二接触孔与所述第二半导体区域电连接，在从与所述第一主面平行的方向截面观察时，所述第二接触孔的短边方向上的第二尺寸比所述第一接触孔的短边方向上的第一尺寸大。

公开(公告)号：CN117693823A

公开(公告)日：2024-03-12

申请号：CN202280051428.1

申请日：2022-07-13

申请人： 住友电气工业株式会社

发明人： 内田光亮 ,  增田健良 ,  斋藤雄

IPC分类号： H01L29/78 ,  H01L29/12 ,  H01L29/06

摘要： 碳化硅半导体器件(201)具有碳化硅衬底(10)、以及第一主面(1)的上方的栅极焊盘(61)及源极焊盘(62)，在俯视观察时，所述碳化硅衬底具有：第一区域(101)，包括多个单位单元；第二区域(102)，与所述栅极焊盘重叠；以及第三区域(103)，与所述第二区域相连，所述多个单位单元分别具有：接触区(34)，设置于所述第一主面，与体区(32)电连接，具有第二导电型；以及栅极绝缘膜(43)，设置于漂移区(31)、所述体区及源极区(33)与栅电极(51)之间，所述第二区域具有所述第二导电型的第一半导体区域(121)，所述第三区域具有所述第二导电型的第二半导体区域(122)，所述第一半导体区域及所述第二半导体区域在所述第一主面中彼此相连，所述源极区、所述接触区及所述第二半导体区域与所述源极焊盘电连接。

公开(公告)号：CN104321876A

公开(公告)日：2015-01-28

申请号：CN201380026644.1

申请日：2013-04-19

申请人： 住友电气工业株式会社

发明人： 斋藤雄 ,  增田健良 ,  田中聪 ,  平塚健二 ,  岛津充 ,  神原健司

IPC分类号： H01L29/78 ,  H01L21/302 ,  H01L21/336 ,  H01L29/12

CPC分类号： H01L29/1608 ,  H01L21/0445 ,  H01L21/046 ,  H01L21/3065 ,  H01L29/045 ,  H01L29/34 ,  H01L29/4236 ,  H01L29/66068 ,  H01L29/7813

摘要： 形成由碳化硅制成的、具有第一导电类型的第一层(121)。形成设置在所述第一层(121)上的、具有不同于第一导电类型的第二导电类型的第二层(122)和设置在第二层(122)上的、具有第一导电类型的第三层(123)。形成第二和第三层(122，123)的步骤包括执行杂质离子注入的步骤和执行用于活化通过杂质离子注入而注入的杂质的热处理的步骤。在执行热处理的步骤之后，形成具有穿透第三层(123)和第二层(122)的侧壁并且具有达到第一层(121)的底部的沟槽(TR)。形成栅极绝缘膜(201)以覆盖沟槽(TR)的侧壁。结果，提供具有低导通电阻的碳化硅半导体器件(500)。

公开(公告)号：CN103582938A

公开(公告)日：2014-02-12

申请号：CN201180071382.1

申请日：2011-06-03

申请人： 住友电气工业株式会社

发明人： 斋藤雄 ,  冈田政也 ,  善积祐介 ,  木山诚 ,  上野昌纪 ,  片山浩二 ,  中村孝夫

IPC分类号： H01L21/338 ,  H01L21/20 ,  H01L21/205 ,  H01L21/3065 ,  H01L21/336 ,  H01L29/12 ,  H01L29/778 ,  H01L29/78 ,  H01L29/80 ,  H01L29/812

CPC分类号： H01L29/66462 ,  H01L21/02389 ,  H01L21/0243 ,  H01L21/02433 ,  H01L21/0254 ,  H01L21/0262 ,  H01L21/30621 ,  H01L21/3085 ,  H01L21/3086 ,  H01L29/045 ,  H01L29/2003 ,  H01L29/41766 ,  H01L29/7788 ,  H01L29/7789

摘要： 提供一种具有能够避免沟道层的载流子浓度增大而降低泄漏的结构的、氮化物电子器件。半导体叠层（15）的斜面（15a）及主面（15c）分别相对于第一基准面及第二基准面（R1、R2）延伸。由于半导体叠层（15）的主面（15c）相对于表示六方晶类III族氮化物的c轴方向的基准轴（Cx）以5度以上40度以下的范围内的角度倾斜，且第一基准面（R1）的法线与基准轴（Cx）所构成的角度小于第二基准面（R2）的法线与基准轴（Cx）所构成的角度，所以能够使沟道层（19）的氧浓度小于1×1017cm-3。因此，在沟道层（19）中，能够避免因氧添加而载流子浓度增加的情况，能够降低经由沟道层的晶体管的泄漏电流。

公开(公告)号：CN101311380B

公开(公告)日：2011-10-05

申请号：CN200810087100.7

申请日：2008-04-11

申请人： 住友电气工业株式会社

发明人： 上野昌纪 ,  斋藤雄

IPC分类号： C30B29/40 ,  C30B25/00

CPC分类号： H01L21/02576 ,  B82Y20/00 ,  C23C16/303 ,  H01L21/02389 ,  H01L21/02458 ,  H01L21/02505 ,  H01L21/0254 ,  H01L21/0257 ,  H01L21/0262 ,  H01L29/2003 ,  H01L29/66212 ,  H01L29/66462 ,  H01L29/7786 ,  H01L29/872 ,  H01L33/0075 ,  H01L33/325 ,  H01S5/2009 ,  H01S5/305 ,  H01S5/3054 ,  H01S5/3211 ,  H01S5/34333 ,  H01S2304/04

摘要： 制造III-V族化合物半导体的方法、二极管及其制作方法。提供了一种制造III-V族化合物半导体的方法、肖特基势垒二极管、发光二极管、激光二极管和制作上述二极管的方法，它们可以实现n型载流子密度降低。制造III-V族化合物半导体的方法是采用含III族元素的材料，通过金属有机化学气相沉积制造化合物半导体的方法。最初执行的是制备籽晶衬底的步骤。然后通过采用包含至多0.01ppm硅、至多10ppm氧和小于0.04ppm锗的有机金属作为含III元素的材料，来执行在籽晶衬底上生长III-V族化合物半导体的步骤。

公开(公告)号：CN101311380A

公开(公告)日：2008-11-26

申请号：CN200810087100.7

申请日：2008-04-11

申请人： 住友电气工业株式会社

发明人： 上野昌纪 ,  斋藤雄

IPC分类号： C30B29/40 ,  C30B25/00

CPC分类号： H01L21/02576 ,  B82Y20/00 ,  C23C16/303 ,  H01L21/02389 ,  H01L21/02458 ,  H01L21/02505 ,  H01L21/0254 ,  H01L21/0257 ,  H01L21/0262 ,  H01L29/2003 ,  H01L29/66212 ,  H01L29/66462 ,  H01L29/7786 ,  H01L29/872 ,  H01L33/0075 ,  H01L33/325 ,  H01S5/2009 ,  H01S5/305 ,  H01S5/3054 ,  H01S5/3211 ,  H01S5/34333 ,  H01S2304/04

摘要： 制造III－V族化合物半导体的方法、二极管及其制作方法。提供了一种制造III－V族化合物半导体的方法、肖特基势垒二极管、发光二极管、激光二极管和制作上述二极管的方法，它们可以实现n型载流子密度降低。制造III－V族化合物半导体的方法是采用含III族元素的材料，通过金属有机化学气相沉积制造化合物半导体的方法。最初执行的是制备籽晶衬底的步骤。然后通过采用包含至多0.01ppm硅、至多10ppm氧和小于0.04ppm锗的有机金属作为含III元素的材料，来执行在籽晶衬底上生长III－V族化合物半导体的步骤。

公开(公告)号：CN113396481B

公开(公告)日：2024-08-09

申请号：CN202080012332.5

申请日：2020-01-22

申请人： 住友电气工业株式会社

发明人： 增田健良 ,  斋藤雄

IPC分类号： H01L29/06 ,  H01L29/78 ,  H01L29/12 ,  H01L21/336

摘要： 碳化硅衬底具有第一杂质区、第二杂质区、第三杂质区、第四杂质区和第五杂质区。在通过第一杂质区和第三杂质区中的每一个从第一主表面朝向第二主表面的方向上，p型杂质的浓度分布具有第一最大值和比呈现第一相对最大值的位置更靠近第一主表面的第三相对最大值。在通过第二杂质区和第四杂质区中的每一个从第一主表面朝向第二主表面的方向上，n型杂质的浓度分布具有第二相对最大值和比呈现第二相对最大值的位置更靠近第一主表面的第四相对最大值。第四相对最大值大于第三相对最大值，第三相对最大值大于第二相对最大值，并且第二相对最大值大于第一相对最大值。

公开(公告)号：CN116529852A

公开(公告)日：2023-08-01

申请号：CN202180067016.2

申请日：2021-10-25

申请人： 住友电气工业株式会社

发明人： 斋藤雄

IPC分类号： H01L21/28

摘要： 碳化硅半导体器件具备具有第一主面和第二主面的碳化硅衬底，在第一主面上设置有栅极沟槽，所述栅极沟槽由贯通源极区及体区而到达漂移区的侧面和与侧面相连的底面规定，并在与第一主面平行的第一方向上延伸，碳化硅衬底进一步具有：电场缓和区，设置于底面与第二主面之间，在第一方向上延伸，具有第二导电型；以及连接区，将接触区与电场缓和区电连接，具有第二导电型，在从与第一主面垂直的方向俯视观察时，栅极沟槽及电场缓和区位于在第一方向上延伸的假想直线上，接触区具有：第一区域，在假想直线上与连接区相接；以及第二区域，在与第一方向垂直的第二方向上，设置于在与栅极沟槽之间夹着源极区的位置。

公开(公告)号：CN114503283A

公开(公告)日：2022-05-13

申请号：CN202080070654.5

申请日：2020-11-20

申请人： 住友电气工业株式会社

发明人： 斋藤雄 ,  增田健良

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L29/16 ,  H01L29/423

摘要： 碳化硅半导体装置具有碳化硅基板，所述碳化硅基板具有第一主面和与所述第一主面相对的第二主面。在所述第一主面设置有栅极沟槽，所述栅极沟槽由贯通源区和体区而到达漂移区的侧面和与所述侧面相连的底面限定，并且在平行于所述第一主面的第一方向上延伸。所述碳化硅基板还具有：电场弛豫区，所述电场弛豫区设置在所述底面与所述第二主面之间，在所述第一方向上延伸，并且具有所述第二导电型；和连接区，所述连接区将接触区与所述电场弛豫区电连接，并且具有所述第二导电型，在从垂直于所述第一主面的方向俯视时，所述栅极沟槽和所述电场弛豫区位于在所述第一方向上延伸的假想直线上，并且所述连接区在所述假想直线上与所述电场弛豫区接触。