-
公开(公告)号：CN108511512A
公开(公告)日：2018-09-07
申请号：CN201810115022.0
申请日：2018-02-05
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: H01L29/06 , H01L29/739 , H01L21/331
Abstract: 一种带有波浪型场限环结构的功率半导体器件，包括：P型衬底(1)，在P型衬底(1)上方设有N型缓冲层(2)，N型缓冲层(2)上设有N型外延层(3)且N型外延层(3)被划分为元胞区、过渡区和终端区，在元胞区内设有栅极沟槽(4-1)、(4-2)，在过渡区设有栅极沟槽(4-3)、(4-4)、(4-5)，在栅极沟槽(4-1)、(4-2)之间设有P型体区(6)，P型体区(6)内设有重掺杂N型发射极(7)，其特征在于，终端区内设有波浪型、交叠状离子扩散区(10)，在波浪型离子扩散区(10)内设有离子注入区(10-1)、(10-2)、(10-3)。本发明器件结构能够抑制器件关断时刻所产生的电场尖峰，从而抑制动态雪崩。
-
公开(公告)号：CN119300432A
公开(公告)日：2025-01-10
申请号：CN202411378111.6
申请日：2024-09-30
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 一种基于拓展导电沟道的常关型碳化硅高压JFET器件及制备方法，器件包括在N型衬底上生长P型外延与N型漂移区，在N型漂移区内有P型埋层，第一，第二P型阱掺杂区，第一N型阱掺杂区，第一与第二N型高掺杂区，第一与第二P型高掺杂区，在第二P型高掺杂区内有氧化层与辅助反型金属，在N型漂移区上方设有氧化层介质，刻蚀氧化层介质引出源、漏、栅金属电极。制备方法包括获取衬底，衬底上生长外延层，外延层上生长漂移区，高能离子注入形成P型埋层，在漂移区中进行离子注入形成不同类型掺杂阱与高掺杂，在第二P型阱掺杂区刻蚀生长氧化层淀积反型辅助金属电极并构成拓展导电结构，生长层间介质，刻蚀，淀积金属形成源、漏、栅电极。
-
公开(公告)号：CN119133229A
公开(公告)日：2024-12-13
申请号：CN202411293152.5
申请日：2024-09-14
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: H01L29/778 , H01L29/06 , H01L23/373
Abstract: 本发明公开了一种高散热的蓝宝石基异质结半桥器件，包括：衬底，由第一缓冲层、第一沟道层、第一异质结沟道、第一势垒层、第一金属源电极、第一金属漏电极、第一金属栅电极构成的低测区，由第二缓冲层、第二沟道层、第二异质结沟道、第二势垒层、第二金属源电极、第二金属漏电极、第二金属栅电极构成的高测区，由绝缘介质层和导热介质层构成的沟槽区；本发明通过沟槽区将器件体内的热量导出，能够提高器件的散热性能。
-
公开(公告)号：CN115360231A
公开(公告)日：2022-11-18
申请号：CN202211039857.5
申请日：2022-08-29
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: H01L29/06 , H01L29/08 , H01L29/739 , H01L21/331
Abstract: 一种低回滞电压的逆导型绝缘栅双极型晶体管及其制备工艺，晶体管包括：位于器件底部的集电极，在集电极之上设有集电区，集电区包括交替排布的P+集电区和N+短路区，在集电区上方设有N型场截止层，场截止层之上设有N‑型漂移区，在漂移区上表面设有按一维阵列排布的沟槽，沟槽内设有栅氧化层和多晶硅栅极，栅氧化层位于多晶硅栅极与沟槽内壁之间，在漂移区上方设有P型体区，P型体区位于相邻两个沟槽之间，且与沟槽侧壁接触；在P型体区之上设有N+发射区和P+型接触区，接触区上连接有发射极，发射极两侧设有绝缘介质层，其特征在于，在场截止层与集电区之间设有N‑高阻区。制备工艺特征在于，场截止层由背面氢注形成，背面结构均采用激光退火工艺。
-
公开(公告)号：CN114050187A
公开(公告)日：2022-02-15
申请号：CN202111417907.4
申请日：2021-11-26
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 一种低特征导通电阻的集成型沟槽栅功率半导体晶体管，包括：P型衬底，在衬底上方设有N型外延层，外延层内设有介质沟槽，沟槽横向一侧设有N型重掺杂的漏区并位于外延层表面，在漏区上连接有漏极金属电极，在沟槽的横向另一侧设有N型重掺杂的源区和P型重掺杂的体接触区，在源区和体接触区下方设有P型体区，源区和体接触区上连接有第一源极金属电极，在沟槽内填充有第一绝缘介质且位于沟槽的下方，沟槽内设有栅氧化层、多晶硅栅极和第二绝缘介质，所述栅氧化层位于栅极与源区之间，所述第二绝缘介质位于栅极与漏区之间且贴合在沟槽的内壁上，所述栅极在沟槽内偏置设置且靠近源区，在第一绝缘介质内设有多晶硅场板且位于栅极的下方。
-
Patent Agency Ranking
公开(公告)号：CN108231898B
公开(公告)日：2021-07-13
申请号：CN201711343954.2
申请日：2017-12-14
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 一种低导通电阻的碳化硅功率半导体器件，所述低导通电阻的碳化硅功率半导体器件为轴对称结构，包括：N型衬底，在N型衬底的上设有N型漂移区，在N型漂移区中对称设置一对P型基区，在P型基区中设有P+型体接触区和N+型源区，在N型漂移区的表面设有栅氧层，在栅氧层的表面设有多晶硅栅。其特征在于：在P型基区体内设有由N‑型区构成的阵列，上表面与栅氧层相分离，所述N‑型区在器件栅宽方向上N‑型区与P型基区间隔分布，且N‑型区到栅氧层的距离、厚度和掺杂浓度使得N‑型区在自然状态下恰好完全夹断。这种结构的优点在于维持器件击穿电压的同时，有效降低器件导通电阻，提升器件开态电流能力，降低开态能量损耗。
-
公开(公告)号：CN108231898A
公开(公告)日：2018-06-29
申请号：CN201711343954.2
申请日：2017-12-14
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 一种低导通电阻的碳化硅功率半导体器件，所述低导通电阻的碳化硅功率半导体器件为轴对称结构，包括：N型衬底，在N型衬底的上设有N型漂移区，在N型漂移区中对称设置一对P型基区，在P型基区中设有P+型体接触区和N+型源区，在N型漂移区的表面设有栅氧层，在栅氧层的表面设有多晶硅栅。其特征在于：在P型基区体内设有由N‑型区构成的阵列，上表面与栅氧层相分离，所述N‑型区在器件栅宽方向上N‑型区与P型基区间隔分布，且N‑型区到栅氧层的距离、厚度和掺杂浓度使得N‑型区在自然状态下恰好完全夹断。这种结构的优点在于维持器件击穿电压的同时，有效降低器件导通电阻，提升器件开态电流能力，降低开态能量损耗。
-
公开(公告)号：CN114551379B
公开(公告)日：2025-02-11
申请号：CN202210143845.0
申请日：2022-02-17
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: H01L23/367 , H01L23/373 , H01L23/433 , H01L23/473
Abstract: 本发明公开了一种具有高效散热性能的芯片散热器，包括：装置本体，在装置本体上设有流体凹槽、流体入口，流体凹槽内设有流体出口，流体凹槽连接流体流出通道，流体流出通道与芯片嵌入凹面上层散热层相连接。芯片嵌入凹面上设有流速挡板和喷射微孔道，喷射微孔道与芯片嵌入凹面下层流体流入层相连接。芯片内嵌于芯片嵌入凹面。流体凹槽为矩形凹槽，芯片嵌入凹面为正方形，流体出口、流体入口均为圆柱形，喷射微孔道为圆柱形。装置主体所使用的耐腐蚀金属材料为铜Cu、银Ag或金Au。本发明提供的一种高效散热性能的芯片散热器通过液体冷却，散热效率高，传热系数大，工作稳定性好，适用范围广。
-
公开(公告)号：CN115117154B
公开(公告)日：2024-07-02
申请号：CN202210712859.X
申请日：2022-06-22
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: H01L29/10 , H01L29/06 , H01L29/40 , H01L29/417 , H01L29/78
Abstract: 本发明公开了一种具有高续流能力的鳍式氮化镓器件，包括：金属漏电极，第一高掺杂层，具有鳍式结构的缓冲层，具有第一鳍柱、第二鳍柱、第三鳍柱、第四鳍柱的元胞区和具有第五鳍柱、第六鳍柱的终端区；第一、第四、第五鳍柱的顶表面叠设第二高掺杂层、金属源电极，并通过其外侧的金属栅电极实现器件的正向工作状态，第二、第六鳍柱通过顶表面及外侧的第二金属源电极实现器件的反向工作状态，第三鳍柱的顶表面及外侧设有第三介质层，用于隔离第二鳍柱与第四鳍柱；本发明器件具有高续流能力、高击穿电压、低开关损耗以及高工艺集成度等优势。
-
公开(公告)号：CN114864687B
公开(公告)日：2024-07-02
申请号：CN202210643562.2
申请日：2022-06-08
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: H01L29/778 , H01L29/812
Abstract: 本发明提供一种集成自反馈栅控制结构的氮化镓功率半导体器件，包括：衬底，缓冲层，沟道层，势垒层，由第一金属源电极、第一P型氮化镓帽层、第一金属栅电极、第一金属漏电极、第二P型氮化镓帽层、第二金属栅电极构成的栅控制区，由第一金属源电极、第三P型氮化镓帽层、第三金属栅电极、第二金属漏电极、第二P型氮化镓帽层、第二金属源电极构成的有源工作区；本发明通过栅控制区调节器件整体栅漏电大小，集成度高，寄生少，同时可以有效缓解电荷存储效应，提高器件阈值稳定性。
-
-
-
-
-
-
-
-
-
Search Results
249
records
(took 0.022 seconds)
