-
公开(公告)号:CN114843267B
公开(公告)日:2024-04-19
申请号:CN202210643717.2
申请日:2022-06-08
申请人: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC分类号: H01L27/085 , H01L27/092 , H01L29/778
摘要: 一种增强型N沟道和P沟道GaN器件集成结构,包括衬底,在衬底上依次设铝氮成核层、铝氮镓缓冲层、氮化镓沟道层和铝镓氮势垒层,铝镓氮势垒层和氮化镓沟道层被隔离层分割;隔离层一侧设有P沟道器件,包括第一P型氮化镓层,在第一P型氮化镓层上依次设第一氮化镓隔离层和第一P+型氮化镓层,在第一P+型氮化镓层上设第一源、栅极和第一漏极,第一栅极陷入第一P+型氮化镓层,其间设有栅极介质层;在隔离层的另一侧设有N沟道器件,包括第二源极、第二P型氮化镓层和第二漏极,第二源、漏极分别位于第二P型氮化镓层的两侧,在第二P型氮化镓层上方依次设有第二氮化镓隔离层、第二P+型氮化镓层和第二栅极。
-
公开(公告)号:CN113782588A
公开(公告)日:2021-12-10
申请号:CN202111010568.8
申请日:2021-08-31
申请人: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC分类号: H01L29/06 , H01L29/778
摘要: 一种栅极高耐压低漏电的氮化镓功率器件,包括:P型硅衬底,在P型硅衬底上方设有氮化铝缓冲层,氮化铝缓冲层上方设有铝镓氮缓冲层,铝镓氮缓冲层上方设有氮化镓缓冲层,氮化镓缓冲层上方设有铝镓氮势垒层和两端的源极及漏极,源极及漏极上方设有金属分别作为源极和漏极连接铝镓氮势垒层两端至外围的输入\输出,源极金属与铝镓氮势垒层左端形成欧姆接触,漏极和铝镓氮势垒层右端形成欧姆接触,铝镓氮势垒层上方叠加有三层不同掺杂浓度的P型氮化镓层,P型氮化镓层上方设有栅极金属连接P型氮化镓层至结构外围的输入\输出,栅极金属和P型氮化镓层形成肖特基接触,P型氮化镓层和栅极在源漏极之间相对距离源极较近,相对距离漏极较远,铝镓氮势垒层上方漏极和P型氮化镓之间设有氮化物钝化层,源极和P型氮化镓之间设有氮化物钝化层。
-
公开(公告)号:CN107293585B
公开(公告)日:2020-03-24
申请号:CN201710530053.8
申请日:2017-06-30
申请人: 东南大学 , 东南大学-无锡集成电路技术研究所
IPC分类号: H01L29/739 , H01L29/08 , H01L29/06
摘要: 一种快关断绝缘体上硅横向绝缘栅双极型晶体管,在P型衬底上设有埋氧,在埋氧上设有N型漂移区,其上设有N型缓冲区和P型体区,在N型缓冲区内设有P型集电极区,其上连接有集电极金属,在P型体区内设有N型发射极区,其右侧设有P型发射区,在发射极区上连接有发射极金属,在N型漂移区的上方设有场氧层,在N型发射区左侧设有纵向沟槽,在其内设有由二氧化硅或其它耐压介质包裹的多晶硅层,其上连接有栅金属,在纵向沟槽的左侧设有P型发射极区块体,其上连接有发射极金属,在场氧层与P型发射区之间设有纵向沟槽,在其内设有由二氧化硅或其它耐压介质包裹的多晶硅层,其上连接有栅金属,在栅金属和发射极金属之间设有氧化层。
-
公开(公告)号:CN108269843A
公开(公告)日:2018-07-10
申请号:CN201810038234.3
申请日:2018-01-15
申请人: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC分类号: H01L29/06 , H01L21/331 , H01L29/739
摘要: 一种带有沟槽的横向绝缘栅双极型晶体管及其制备方法,在P型衬底上设有埋氧,在埋氧上设有N型SOI层和隔离沟槽,N型SOI层上设有N型缓冲区和P型体区,在N型缓冲区内设有P型集电极区,其上连接有集电极金属,在P型体区内设有N型发射极区,其右侧设有P型发射区,在发射极区上连接有发射极金属,在N型SOI层的上方设有场氧层,在N型SOI层内具有位于场氧化层下方的沟槽,沟槽内填充有多晶硅且沟槽下方不与氧化层相连,沟槽长度为1微米~100微米,沟槽数目为2~10个。所述带有沟槽的横向绝缘栅双极型晶体管的制备方法,其特征在于,位于绝缘层上硅层内且位于场氧化层下方的沟槽形成步骤依次为反应离子刻蚀,氧化层填充,多晶硅填充。
-
公开(公告)号:CN114725091A
公开(公告)日:2022-07-08
申请号:CN202210361085.0
申请日:2022-04-07
申请人: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC分类号: H01L27/085 , H01L29/778 , H01L29/20
摘要: 一种实现氮化镓CMOS逻辑电路的结构,包括:实现P沟道氮化镓晶体管:从下到上顺序设有衬底、氮化铝成核层、铝镓氮缓冲层、第一铝镓氮势垒层、氮化镓沟道层,氮化镓沟道层上方设有第三铝镓氮势垒层、钝化层、金属源极、金属漏极,第三铝镓氮势垒层上方设有栅极介质层,栅极介质层上方设有栅极金属。实现N沟道氮化镓晶体管:从下到上顺序设有衬底、氮化铝成核层、铝镓氮缓冲层、第一铝镓氮势垒层、氮化镓沟道层、第二铝镓氮势垒层,第二铝镓氮势垒层上方设有P型氮化镓层、钝化层、金属源极、金属漏极,P型氮化镓层上方设有栅极金属。本发明实现P沟道和N沟道氮化镓器件的增强型操作,减少散射对空穴迁移率影响,提高P沟道器件的输出电流。
-
公开(公告)号:CN113782601A
公开(公告)日:2021-12-10
申请号:CN202111011687.5
申请日:2021-08-31
申请人: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC分类号: H01L29/778 , H01L29/06 , H01L29/40
摘要: 本发明是一种具有低饱和电流特性的氮化镓功率器件,包括:P型硅衬底上方设有氮化镓缓冲层、铝镓氮势垒层、源极和漏极,作为连接铝镓氮势垒层两端至外围的输入\输出,源极与铝镓氮势垒层左端形成欧姆接触,漏极金属和铝镓氮势垒层右端形成欧姆接触,铝镓氮势垒层上方设有P型氮化镓层,P型氮化镓层上方设有栅极金属连接铝镓氮势垒层至结构外围的输入\输出,栅极金属和P型氮化镓层形成肖特基接触,P型氮化镓层和栅极在源漏极之间相对距离源极较近,相对距离漏极较远,铝镓氮势垒层上方漏极和P型氮化镓之间设有氮化物钝化层,本发明结构可以有效降低氮化镓功率器件的饱和电流,提高整个器件结构的安全性和可靠性。
-
公开(公告)号:CN107293585A
公开(公告)日:2017-10-24
申请号:CN201710530053.8
申请日:2017-06-30
申请人: 东南大学 , 东南大学-无锡集成电路技术研究所
IPC分类号: H01L29/739 , H01L29/08 , H01L29/06
摘要: 一种快关断绝缘体上硅横向绝缘栅双极型晶体管,在P型衬底上设有埋氧,在埋氧上设有N型漂移区,其上设有N型缓冲区和P型体区,在N型缓冲区内设有P型集电极区,其上连接有集电极金属,在P型体区内设有N型发射极区,其右侧设有P型发射区,在发射极区上连接有发射极金属,在N型漂移区的上方设有场氧层,在N型发射区左侧设有纵向沟槽,在其内设有由二氧化硅或其它耐压介质包裹的多晶硅层,其上连接有栅金属,在纵向沟槽的左侧设有P型发射极区块体,其上连接有发射极金属,在场氧层与P型发射区之间设有纵向沟槽,在其内设有由二氧化硅或其它耐压介质包裹的多晶硅层,其上连接有栅金属,在栅金属和发射极金属之间设有氧化层。
-
公开(公告)号:CN116525612A
公开(公告)日:2023-08-01
申请号:CN202310553782.0
申请日:2023-05-17
申请人: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC分类号: H01L27/06 , H01L27/02 , H01L23/538 , H02M1/00 , H02M1/44
摘要: 一种单片集成式GaN基半桥电路及半桥电路。单片集成式GaN基半桥电路,在导电衬底上依次设有成核层、缓冲层、沟道层和势垒层,势垒层和沟道层由隔离层分割,设置二极管和集成电容、低侧管、高侧管、第一集成电阻器及第二集成电阻器。半桥电路包括:低侧管及高侧管,低侧管的漏极与高侧管的源极连接有输出端子Vout,低侧管衬底与高侧管衬底连接,在高侧管漏极与低侧管源极上并接一串联电阻,串联电阻由第一集成电阻器和第二集成电阻器串联构成且串联节点连接于导电衬底;在串联节点与低侧管源极上并接有集成电容;在输出端子Vout与串联节点之间连接有二极管且二极管的阳极连接于输出端子Vout、阴极连接于所述串联节点。
-
公开(公告)号:CN113782609B
公开(公告)日:2022-12-09
申请号:CN202111055507.3
申请日:2021-09-09
申请人: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC分类号: H01L29/78 , H01L29/10 , H01L29/06 , H01L21/336
摘要: 本发明是一种衬底电荷耦合的1200V体硅LDMOS及其制备方法,在P型衬底上设有N型SN埋层,在N型SN埋层上方且靠近漏极侧设有N型DN埋层,在N型SN埋层上方且靠近源极侧设有5个P型BP埋层。P型BP埋层和N型DN埋层上方设有P型P‑well体区、N型漂移区和N型N‑well缓冲层。漂移区上方设有场氧化层、多晶硅栅、二氧化硅氧化层和金属场板,其中金属场板横跨于场氧化层上方,多晶硅栅自源极N型重掺杂区上方经过P型P‑well体区,延伸至场氧化层上方。源极N型重掺杂区和源极P型重掺杂区通过源极金属和源极相连,漏极N型重掺杂区通过漏极金属和漏极相连。本发明结构在低衬底电阻率的衬底材料下即可实现1200V的耐压需求。
-
公开(公告)号:CN114843267A
公开(公告)日:2022-08-02
申请号:CN202210643717.2
申请日:2022-06-08
申请人: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC分类号: H01L27/085 , H01L27/092 , H01L29/778
摘要: 一种增强型N沟道和P沟道GaN器件集成结构,包括衬底,在衬底上依次设铝氮成核层、铝氮镓缓冲层、氮化镓沟道层和铝镓氮势垒层,铝镓氮势垒层和氮化镓沟道层被隔离层分割;隔离层一侧设有P沟道器件,包括第一P型氮化镓层,在第一P型氮化镓层上依次设第一氮化镓隔离层和第一P+型氮化镓层,在第一P+型氮化镓层上设第一源、栅极和第一漏极,第一栅极陷入第一P+型氮化镓层,其间设有栅极介质层;在隔离层的另一侧设有N沟道器件,包括第二源极、第二P型氮化镓层和第二漏极,第二源、漏极分别位于第二P型氮化镓层的两侧,在第二P型氮化镓层上方依次设有第二氮化镓隔离层、第二P+型氮化镓层和第二栅极。
-
-
-
-
-
-
-
-
-