-
公开(公告)号:CN105827223B
公开(公告)日:2018-10-12
申请号:CN201610098736.6
申请日:2016-02-23
申请人: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC分类号: H03K17/687 , H01L29/78
摘要: 本发明公开了一种集成自举的高压驱动芯片及其工艺结构,巧妙地利用高压电平移位电路中通过集成工艺实现的寄生的高压二极管对自举电容进行充电,高压电平移位电路的电源端为高侧浮动电源VB,参考地为浮动电压PGD。PGD由自举控制电路进行控制,VB和PGD之间设有第一寄生二极管和第二寄生二极管,自举控制电路由高侧信号和低侧信号控制,当低侧输出信号LO为高电平且高侧输出信号HO为低电平,或者当低侧输出信号LO为低电平且高侧输出信号HO为低电平时,自举控制电路的输出PGD为高电平VCC,VCC通过第一寄生二极管和第二寄生二极管对外部自举电容进行单向充电。本发明充电速度快、充电效率高、电路结构简单、成本低。
-
公开(公告)号:CN107493095A
公开(公告)日:2017-12-19
申请号:CN201710674866.4
申请日:2017-08-09
申请人: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC分类号: H03K17/08 , H03K17/567 , H03K19/003
摘要: 一种硅基IGBT和碳化硅肖特基二极管混合的栅驱动系统,包括驱动输入级、逻辑使能电路、电流源电路、IGBT栅极电压对时间的变化率检测电路、IGBT集电极电流对时间的二阶微分变化率检测电路以及IGBT管、肖特基二极管D1和采样电阻Rx。通过对IGBT的栅极电压VG和栅极电压的变化率dVG/dt以及集电极电流的二阶变化率d(dIc/dt)/dt进行采样和检测,实时的掌握IGBT开启过程的各个阶段,之后经过逻辑使能电路的判断并对栅驱动电路中的电流源电路进行控制,便可以改变IGBT开启过程的驱动电流大小,从而达到在IGBT的开启过程中抑制电流振荡减小电流过冲和开启损耗的目的。
-
公开(公告)号:CN107293585A
公开(公告)日:2017-10-24
申请号:CN201710530053.8
申请日:2017-06-30
申请人: 东南大学 , 东南大学-无锡集成电路技术研究所
IPC分类号: H01L29/739 , H01L29/08 , H01L29/06
摘要: 一种快关断绝缘体上硅横向绝缘栅双极型晶体管,在P型衬底上设有埋氧,在埋氧上设有N型漂移区,其上设有N型缓冲区和P型体区,在N型缓冲区内设有P型集电极区,其上连接有集电极金属,在P型体区内设有N型发射极区,其右侧设有P型发射区,在发射极区上连接有发射极金属,在N型漂移区的上方设有场氧层,在N型发射区左侧设有纵向沟槽,在其内设有由二氧化硅或其它耐压介质包裹的多晶硅层,其上连接有栅金属,在纵向沟槽的左侧设有P型发射极区块体,其上连接有发射极金属,在场氧层与P型发射区之间设有纵向沟槽,在其内设有由二氧化硅或其它耐压介质包裹的多晶硅层,其上连接有栅金属,在栅金属和发射极金属之间设有氧化层。
-
公开(公告)号:CN113782609B
公开(公告)日:2022-12-09
申请号:CN202111055507.3
申请日:2021-09-09
申请人: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC分类号: H01L29/78 , H01L29/10 , H01L29/06 , H01L21/336
摘要: 本发明是一种衬底电荷耦合的1200V体硅LDMOS及其制备方法,在P型衬底上设有N型SN埋层,在N型SN埋层上方且靠近漏极侧设有N型DN埋层,在N型SN埋层上方且靠近源极侧设有5个P型BP埋层。P型BP埋层和N型DN埋层上方设有P型P‑well体区、N型漂移区和N型N‑well缓冲层。漂移区上方设有场氧化层、多晶硅栅、二氧化硅氧化层和金属场板,其中金属场板横跨于场氧化层上方,多晶硅栅自源极N型重掺杂区上方经过P型P‑well体区,延伸至场氧化层上方。源极N型重掺杂区和源极P型重掺杂区通过源极金属和源极相连,漏极N型重掺杂区通过漏极金属和漏极相连。本发明结构在低衬底电阻率的衬底材料下即可实现1200V的耐压需求。
-
公开(公告)号:CN113782609A
公开(公告)日:2021-12-10
申请号:CN202111055507.3
申请日:2021-09-09
申请人: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC分类号: H01L29/78 , H01L29/10 , H01L29/06 , H01L21/336
摘要: 本发明是一种衬底电荷耦合的1200V体硅LDMOS及其制备方法,在P型衬底上设有N型SN埋层,在N型SN埋层上方且靠近漏极侧设有N型DN埋层,在N型SN埋层上方且靠近源极侧设有5个P型BP埋层。P型BP埋层和N型DN埋层上方设有P型P‑well体区、N型漂移区和N型N‑well缓冲层。漂移区上方设有场氧化层、多晶硅栅、二氧化硅氧化层和金属场板,其中金属场板横跨于场氧化层上方,多晶硅栅自源极N型重掺杂区上方经过P型P‑well体区,延伸至场氧化层上方。源极N型重掺杂区和源极P型重掺杂区通过源极金属和源极相连,漏极N型重掺杂区通过漏极金属和漏极相连。本发明结构在低衬底电阻率的衬底材料下即可实现1200V的耐压需求。
-
公开(公告)号:CN109192787B
公开(公告)日:2021-07-13
申请号:CN201810801921.6
申请日:2018-07-19
申请人: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC分类号: H01L29/872 , H01L29/06 , H01L21/329
摘要: 本发明涉及一种具有两极肖特基控制的凹槽型阳极快恢复二极管及其制造方式,包括:阴极金属,在阴极金属的上方有N型本征区,在N型本征区的上方有阳极金属,在阴极金属上设有相互间隔分布的轻掺杂N型区域和重掺杂N型区域,轻掺杂N型区域的底部与阴极金属为肖特基接触,在N型本征区与阳极金属之间设有相互间隔分布的重掺杂P型区域和轻掺杂P型区域,并且,重掺杂P型区域的上表面低于轻掺杂P型区域的上表面,形成凹槽型阳极区域,轻掺杂P型区域与阳极金属为肖特基接触。所述两极肖特基控制的凹槽型阳极快恢复二极管的制造方法,其特征在于,通过一步刻蚀可以同时形成阳极表面和侧壁的肖特基接触。
-
公开(公告)号:CN107204755B
公开(公告)日:2020-07-24
申请号:CN201710432878.6
申请日:2017-06-09
申请人: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC分类号: H03K3/0231 , H03K3/012 , H03K3/011
摘要: 一种高精度的自适应张弛振荡器,利用电容预充电原理抵消设于振荡电路中的充放电控制电路产生的延时,包括振荡电路、第一电容预充电电路和第二电容预充电电路,电容预充电电路用于给振荡器充放电电容预充电,振荡电路在电容预充电电路预充电电平的基础上进行充放电,电容两次充电产生的误差延时抵消,使振荡器工作在预设的频率上,实现显著提高频率‑控制电流线性度,且本发明不是直接通过提升比较器或者RS触发器的速度来减小延时,而是通过两次充电过程抵消控制电路产生的延时以及随外界环境变化的失调的影响,显著地提高了振荡器的精度,并且具有很强的温度稳定性和电源电压抑制即自适应性。
-
公开(公告)号:CN109192787A
公开(公告)日:2019-01-11
申请号:CN201810801921.6
申请日:2018-07-19
申请人: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC分类号: H01L29/872 , H01L29/06 , H01L21/329
摘要: 本发明涉及一种具有两极肖特基控制的凹槽型阳极快恢复二极管及其制造方式,包括:阴极金属,在阴极金属的上方有N型本征区,在N型本征区的上方有阳极金属,在阴极金属上设有相互间隔分布的轻掺杂N型区域和重掺杂N型区域,轻掺杂N型区域的底部与阴极金属为肖特基接触,在N型本征区与阳极金属之间设有相互间隔分布的重掺杂P型区域和轻掺杂P型区域,并且,重掺杂P型区域的上表面低于轻掺杂P型区域的上表面,形成凹槽型阳极区域,轻掺杂P型区域与阳极金属为肖特基接触。所述两极肖特基控制的凹槽型阳极快恢复二极管的制造方法,其特征在于,通过一步刻蚀可以同时形成阳极表面和侧壁的肖特基接触。
-
公开(公告)号:CN107390767B
公开(公告)日:2018-08-17
申请号:CN201710650676.9
申请日:2017-08-02
申请人: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC分类号: G05F3/26
摘要: 一种具有温度补偿的宽温度全MOS电压基准源,设有启动电路、基准核心电路、由温度检测电路、温度逻辑开启电路和高低温温度补偿电路构成的温度补偿电路。启动电路向基准核心电路注入电流使其正常工作,基准核心电路基于阈值电压和热电压的一阶温度补偿原理,采用CMOS型自偏置电流产生电路产生电流并经过有源负载产生基准电压VREF,温度检测电路提取MOS器件的阈值电压进行温度检测,经温度补偿逻辑开启电路进行逻辑处理后输出给高低温温度补偿电路,高低温温度补偿电路针对对不同的工作温度范围进行补偿并将补偿结果反馈耦合到基准核心电路输出的基准电压中,实现宽温度工作条件下低温度系数和高电源抑制比的全MOS电压基准源。
-
公开(公告)号:CN106959723B
公开(公告)日:2018-04-13
申请号:CN201710351210.9
申请日:2017-05-18
申请人: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC分类号: G05F1/567
摘要: 一种宽输入范围高电源抑制比的带隙基准电压源,包括电压预调节电路和带隙基准核电路,电压预调节电路产生一个低温漂、高电源抑制比的预调节电压Vreg对带隙基准核电路进行供电,带隙基准核电路包括启动电路、负温度系数电流ICTAT产生电路、正温度系数电流IPTAT产生电路和非线性电流INL产生电路,非线性电流INL产生电路用于补偿负温度系数电流ICTAT产生电路中的高阶温度分量,通过叠加电流ICTAT、IPTAT、INL并由电流‑电压转换电路得到近似零温度系数的基准电压Vref。
-
-
-
-
-
-
-
-
-