-
公开(公告)号：CN118943161A
公开(公告)日：2024-11-12
申请号：CN202410519187.X
申请日：2024-04-28
Applicant: 三菱电机株式会社
Abstract: 本发明涉及半导体装置，在具备二极管区域和IGBT区域的半导体装置中，防止芯片的温度局部性变高。半导体装置具备RC－IGBT的芯片，该RC－IGBT的芯片具备作为IGBT发挥功能的IGBT区域(10)和作为二极管发挥功能的多个二极管区域(20)。在组合IGBT区域(10)和二极管区域(20)而成的区域亦即有效区域内多个二极管区域(20)被配置成岛状。若将一个二极管区域(20)的一边的长度设为WD，将相邻的二极管区域(20)的间隔设为WI，将有效区域的一边的长度设为WC，并且将芯片的厚度设为t，则满足如下关系：2t＜WD＜5t、2t＜WI＜5t、WD+WI＜WC/6。
-
公开(公告)号：CN118658876A
公开(公告)日：2024-09-17
申请号：CN202410202510.0
申请日：2024-02-23
Applicant: 三菱电机株式会社
IPC: H01L29/739 , H01L29/423
Abstract: 本公开的目的在于降低RC‑IGBT的制造成本。RC‑IGBT(201)具备具有单元区域、布线区域(302)以及终端区域(301)的半导体基板(50)。半导体基板(50)在IGBT区域(10)、二极管区域(20)、布线区域(302)以及终端区域(301)内具备设置于漂移层(1)的第一主面(S1)侧的第二导电型的扩散层。扩散层包括：IGBT区域(10)中的基极层(15)、二极管区域(20)中的阳极层(25)、布线区域(302)中的布线阱层(35)、以及终端区域(301)中的终端阱层(31)。基极层(15)的深度小于多个沟槽栅极(11、21、36)的深度，并且为阳极层(25)、布线阱层(35)以及终端阱层(31)的深度以上。
-
公开(公告)号：CN113314603B
公开(公告)日：2024-07-23
申请号：CN202110194137.5
申请日：2021-02-20
Applicant: 三菱电机株式会社
IPC: H01L29/423 , H01L29/739 , H01L27/06
Abstract: 本发明提供一种半导体装置。对电场在多个第1沟槽栅极和多个第2沟槽栅极各自的端部集中，在沟槽内设置的绝缘膜劣化进行抑制，该多个第1沟槽栅极与多个第2沟槽栅极在沟槽栅极的延伸方向上邻接且分别以不同的间距设置。具有：多个第1二极管沟槽栅极(21)，其沿第1主面从单元区域的一端侧向相对的单元区域的另一端侧延伸且以第1间距(W1)相互邻接设置；边界沟槽栅极(23)，其与第1二极管沟槽栅极(21)的端部(21c)连接且在与第1二极管沟槽栅极(21)的延伸方向交叉的方向上延伸；以及第2二极管沟槽栅极(22)，其具有与边界沟槽栅极(23)连接的端部(22c)，该第2二极管沟槽栅极向单元区域的另一端侧延伸。
-
公开(公告)号：CN108735737B
公开(公告)日：2024-02-27
申请号：CN201810373333.7
申请日：2018-04-24
Applicant: 三菱电机株式会社
Abstract: 目的在于提供能够降低恢复电流的技术。半导体装置具有半导体衬底，半导体衬底具有第1主面以及第2主面，该半导体衬底被规定出配置有续流二极管的第1区域、配置有IGBT的第2区域、和在俯视观察时将第1区域以及第2区域包围的耐压保持区域。半导体衬底具有：阳极层，其配置于第1区域的第1主面，呈第1导电型；扩散层，其与阳极层相邻地配置于耐压保持区域的第1主面，呈第1导电型。与阳极层和扩散层之间的边界相比在阳极层侧的第1主面配置有第1沟槽。
-
公开(公告)号：CN110120337B
公开(公告)日：2024-02-13
申请号：CN201910107370.8
申请日：2019-02-02
Applicant: 三菱电机株式会社
IPC: H01L21/266
Abstract: 提供具有如下结构的薄膜抗蚀层，即，无论该薄膜抗蚀层的厚度如何，都能够对在衬底设置的标记进行确认。薄膜抗蚀层(10)是用于粘贴于衬底(5)的主面(5s)的部件，在该主面(5s)设置有标记(M1)。在薄膜抗蚀层(10)设置有用于对标记(M1)进行确认的切口(V1)。
-
Patent Agency Ranking
公开(公告)号：CN116798864A
公开(公告)日：2023-09-22
申请号：CN202310822279.0
申请日：2019-01-14
Applicant: 三菱电机株式会社
IPC: H01L21/285 , H01L23/48 , H01L23/488 , H01L21/60 , H01L21/288 , C23C18/16 , C23C18/31 , C23C18/32 , H01L21/336 , H01L29/417 , H01L29/739 , H01L21/331 , H01L29/78
Abstract: 本发明的目的在于提供一种半导体装置的制造方法，该半导体装置的制造方法能够兼顾热应力环境下的半导体装置的可靠性以及制造工序中的组装性的提高。在半导体装置的制造方法中，在半导体基板的一个主面，通过将第1导电膜堆积、图案化，从而形成第1电极，在第1电极之上，形成与第1电极所具有的图案对应的第1金属膜，在半导体基板的另一个主面，通过将第2导电膜堆积，从而形成第2电极，在第2电极之上，形成比第1金属膜薄的第2金属膜，分别在第1金属膜之上以及第2金属膜之上通过非电解镀而一起形成第3金属膜。
-
公开(公告)号：CN110060926B
公开(公告)日：2023-06-13
申请号：CN201910031363.4
申请日：2019-01-14
Applicant: 三菱电机株式会社
IPC: H01L21/285
Abstract: 本发明的目的在于提供一种半导体装置的制造方法，该半导体装置的制造方法能够兼顾热应力环境下的半导体装置的可靠性以及制造工序中的组装性的提高。在半导体装置的制造方法中，在半导体基板的一个主面，通过将第1导电膜堆积、图案化，从而形成第1电极，在第1电极之上，形成与第1电极所具有的图案对应的第1金属膜，在半导体基板的另一个主面，通过将第2导电膜堆积，从而形成第2电极，在第2电极之上，形成比第1金属膜薄的第2金属膜，分别在第1金属膜之上以及第2金属膜之上通过非电解镀而一起形成第3金属膜。
-
公开(公告)号：CN115692488A
公开(公告)日：2023-02-03
申请号：CN202210863267.8
申请日：2022-07-21
Applicant: 三菱电机株式会社
IPC: H01L29/739 , H01L29/40 , H01L29/423 , H01L21/331
Abstract: 本发明涉及半导体装置及其制造方法。得到具有容易进行开关元件中的栅极电极的电阻值的调整的内置栅极电阻区域的半导体装置。4个内置栅极电阻沟槽(8)全部作为实际使用内置栅极电阻沟槽起作用。4个内置栅极电阻沟槽(8)的每一者的一个端部经由配线用接触部(9L)与栅极配线(3)的配线侧接触区域(30)电连接。另一个端部经由焊盘用接触部(9P)与栅极焊盘(4)的焊盘侧接触区域(40)电连接。在4个内置栅极电阻沟槽(8)的每一者处，配线用接触部(9L)和焊盘用接触部(9P)之间的距离被规定为接触部间距离(Lr)。
-
公开(公告)号：CN115528025A
公开(公告)日：2022-12-27
申请号：CN202210827989.8
申请日：2022-06-20
Applicant: 三菱电机株式会社
IPC: H01L27/06 , H01L29/739 , H01L29/861
Abstract: 目的在于提供与输入电容及反馈电容的控制相关的频率响应性提高的半导体装置。半导体装置具有电容调整区域。电容调整区域包含第1导电型的第1半导体层、第2导电型的第2半导体层及多个控制沟槽栅极。第1半导体层是作为半导体基板的上表面的表层而设置的。第2半导体层选择性地设置于第1半导体层的上表面侧。第2半导体层与多个控制沟槽栅极的侧面接触。第1半导体层、第2半导体层与晶体管的发射极电极电连接。至少1个控制沟槽栅极的控制沟槽电极与晶体管的栅极电极电连接。
-
公开(公告)号：CN113451392A
公开(公告)日：2021-09-28
申请号：CN202110297220.5
申请日：2021-03-19
Applicant: 三菱电机株式会社
IPC: H01L29/06 , H01L29/739 , H01L27/06
Abstract: 提供提高了恢复动作时的破坏耐量的半导体装置。本发明涉及的半导体装置具有：半导体基板，其具有第1主面和第2主面；空穴注入区域，其具有在第1主面侧设置的第2导电型的空穴注入层及在第2主面侧设置的第2导电型的半导体层；二极管区域，其具有在第1主面侧设置的第2导电型的阳极层及在第2主面侧设置的第1导电型的阴极层，在阳极层的第2主面侧端部和第1主面之间没有第1导电型的半导体层；以及在第1主面侧设置的第2导电型的边界部半导体层、在边界部半导体层的表层设置的第1导电型的载流子注入抑制层及在第2主面侧从空穴注入区域伸出地设置的第2导电型的半导体层，它们设置于二极管区域和空穴注入区域之间。
-
-
-
-
-
-
-
-
-
Search Results
59
records
(took 0.045 seconds)
