半导体装置、半导体装置的制造方法以及半导体装置的更换方法

    公开(公告)号:CN117043961A

    公开(公告)日:2023-11-10

    申请号:CN202180096164.7

    申请日:2021-03-29

    Inventor: 岩松俊明

    Abstract: 目的在于提供能够预测在市场上运行的情况下的纵向型半导体晶体管的电特性的变动的技术。半导体装置具备设置于同一个半导体基体的纵向型半导体晶体管和横向型半导体晶体管。纵向型半导体晶体管的栅极电极与横向型半导体晶体管的栅极电极电连接。纵向型半导体晶体管的源极电极与横向型半导体晶体管的源极电极电连接。

    半导体装置
    23.
    发明公开

    公开(公告)号:CN1508882A

    公开(公告)日:2004-06-30

    申请号:CN03157740.7

    申请日:2003-08-25

    Inventor: 岩松俊明

    CPC classification number: H01L21/76264 H01L29/41758 H01L29/665 H01L29/7833

    Abstract: 本发明旨在实现可使MOS晶体管的电流驱动力充分提高的半导体装置。在半导体衬底的表面的俯视图中,在MOS晶体管(TR1)的源/漏激活层(6c1、6d1)的角部施加倒角CN1。通过该倒角(CN1),在源/漏活性层(6c1、6d1)与元件分离区域(5b)的分界上形成含钝角的状态。结果,在角部不存在锐角的部分,从而缓和了从元件分离区(5b)加到源/漏激活层(6c1、6d1)的应力。因此,能够降低该应力对MOS晶体管(TR1)的电学特性的影响,实现电流驱动力充分提高的MOS晶体管。

    半导体装置及其制造方法
    24.
    发明公开

    公开(公告)号:CN1459870A

    公开(公告)日:2003-12-03

    申请号:CN03104319.4

    申请日:2003-01-30

    CPC classification number: H01L21/76283 H01L21/84 H01L27/1203

    Abstract: 提供一种其基片主面上形成的绝缘膜的可靠性得到改善的半导体装置及其制造方法。其要点如下:在由元件隔离绝缘膜5a的底面和BOX层2的上面夹着的那部分硅层3内,用离子注入法以杂质浓度P1注入元件隔离用的P型杂质。并且,通过该离子注入,在栅氧化膜7a的下方与BOX层2的界面附近的硅层3内,以杂质浓度P2注入P型杂质。另一方面,在电容器介质膜7b的下方与BOX层2的界面附近的硅层3的杂质浓度为硅层3最初的杂质浓度P0。

    半导体装置以及半导体装置的制造方法

    公开(公告)号:CN116325175B

    公开(公告)日:2024-12-03

    申请号:CN202080105187.5

    申请日:2020-09-30

    Inventor: 岩松俊明

    Abstract: 本公开的半导体装置具备:栅极沟槽,设置于活性区域;终端沟槽,设置于终端区域,具有比栅极沟槽宽的宽度;扩散保护层,与栅极沟槽的底面相接地形成;终端保护层,与终端沟槽的底面相接地形成;栅极绝缘膜以及栅极布线,设置于栅极沟槽以及终端沟槽的内部;栅极电极,与栅极布线电连接;以及源极电极,与源极区域、扩散保护层以及终端保护层电连接,进而,在终端沟槽,离开两侧面的栅极绝缘膜地形成有栅极绝缘膜的厚度以上的厚度的终端绝缘膜,栅极布线形成于夹着终端绝缘膜的2个部位以上的、由终端沟槽的外周壁和终端绝缘膜的侧部包围的部分的槽的内侧。

    半导体装置以及半导体装置的制造方法

    公开(公告)号:CN116325175A

    公开(公告)日:2023-06-23

    申请号:CN202080105187.5

    申请日:2020-09-30

    Inventor: 岩松俊明

    Abstract: 本公开的半导体装置具备:栅极沟槽,设置于活性区域;终端沟槽,设置于终端区域,具有比栅极沟槽宽的宽度;扩散保护层,与栅极沟槽的底面相接地形成;终端保护层,与终端沟槽的底面相接地形成;栅极绝缘膜以及栅极布线,设置于栅极沟槽以及终端沟槽的内部;栅极电极,与栅极布线电连接;以及源极电极,与源极区域、扩散保护层以及终端保护层电连接,进而,在终端沟槽,离开两侧面的栅极绝缘膜地形成有栅极绝缘膜的厚度以上的厚度的终端绝缘膜,栅极布线形成于夹着终端绝缘膜的2个部位以上的、由终端沟槽的外周壁和终端绝缘膜的侧部包围的部分的槽的内侧。

    半导体装置及其制造方法
    29.
    发明公开

    公开(公告)号:CN109417098A

    公开(公告)日:2019-03-01

    申请号:CN201780042409.1

    申请日:2017-06-22

    Abstract: 本发明涉及半导体装置,具备:第1半导体层,配设于半导体基板的第1主面之上;第1半导体区域,在半导体层的上层部选择性地设置有多个;第2半导体区域,选择性地设置于第1半导体区域的上层部;第2半导体层,配置于第1半导体层的与第1半导体区域之间对应的JFET区域之上,覆盖JFET区域中的至少一部分;栅极绝缘膜,覆盖第1半导体区域之上、第2半导体层之上;栅极电极,设置于栅极绝缘膜之上;层间绝缘膜,覆盖栅极电极、栅极绝缘膜;接触孔,贯通栅极绝缘膜以及层间绝缘膜,至少第2半导体区域在该接触孔的底部露出;第1主电极,设置于层间绝缘膜之上,经由接触孔而与第2半导体区域电连接;及第2主电极,配设于半导体基板的第2主面之上。

Patent Agency Ranking