-
-
公开(公告)号:CN1205664C
公开(公告)日:2005-06-08
申请号:CN98107365.4
申请日:1998-04-27
Applicant: 三菱电机株式会社
Inventor: 岩松俊明
IPC: H01L21/76
CPC classification number: H01L27/1203 , H01L21/76229 , H01L21/76232 , H01L21/76264 , H01L21/76283 , H01L21/84 , H01L23/544 , H01L2223/54426 , H01L2223/54453 , H01L2924/0002 , H01L2924/00
Abstract: 提供一种能以高精度进行定位而不使性能恶化的半导体装置及其制造方法。只在与整个定位标记区域(11A)及沟槽(10C)对应的埋入氧化硅膜(2)上形成抗蚀图案(51),采用干法蚀刻进行预蚀刻处理,将存储单元区域(11B)的整个表面及外围电路区域(11C)的一部分上的氧化硅膜(2)除去规定部分。进行CMP处理,进一步将氧化硅膜(3)及氮化硅膜(4)除去,在氧化硅膜(2A)的最上部与最下部表面之间形成高低差,从而形成定位标记。
-
公开(公告)号:CN1508882A
公开(公告)日:2004-06-30
申请号:CN03157740.7
申请日:2003-08-25
Applicant: 三菱电机株式会社
Inventor: 岩松俊明
IPC: H01L29/78 , H01L21/02 , H01L21/336
CPC classification number: H01L21/76264 , H01L29/41758 , H01L29/665 , H01L29/7833
Abstract: 本发明旨在实现可使MOS晶体管的电流驱动力充分提高的半导体装置。在半导体衬底的表面的俯视图中,在MOS晶体管(TR1)的源/漏激活层(6c1、6d1)的角部施加倒角CN1。通过该倒角(CN1),在源/漏活性层(6c1、6d1)与元件分离区域(5b)的分界上形成含钝角的状态。结果,在角部不存在锐角的部分,从而缓和了从元件分离区(5b)加到源/漏激活层(6c1、6d1)的应力。因此,能够降低该应力对MOS晶体管(TR1)的电学特性的影响,实现电流驱动力充分提高的MOS晶体管。
-
公开(公告)号:CN1459870A
公开(公告)日:2003-12-03
申请号:CN03104319.4
申请日:2003-01-30
Applicant: 三菱电机株式会社
CPC classification number: H01L21/76283 , H01L21/84 , H01L27/1203
Abstract: 提供一种其基片主面上形成的绝缘膜的可靠性得到改善的半导体装置及其制造方法。其要点如下:在由元件隔离绝缘膜5a的底面和BOX层2的上面夹着的那部分硅层3内,用离子注入法以杂质浓度P1注入元件隔离用的P型杂质。并且,通过该离子注入,在栅氧化膜7a的下方与BOX层2的界面附近的硅层3内,以杂质浓度P2注入P型杂质。另一方面,在电容器介质膜7b的下方与BOX层2的界面附近的硅层3的杂质浓度为硅层3最初的杂质浓度P0。
-
公开(公告)号:CN1453848A
公开(公告)日:2003-11-05
申请号:CN02157084.1
申请日:2002-12-24
Applicant: 三菱电机株式会社
CPC classification number: H01L29/66772 , H01L21/84 , H01L27/1203 , H01L29/42368 , H01L29/4238 , H01L29/42384 , H01L29/7841 , H01L29/78615 , H01L29/78654 , Y10S438/981
Abstract: 提供可进行体固定,同时实现高速且稳定的动作的SOI元件。在栅极电极12的栅极接触焊盘GP以外的部分与SOI层3之间,配设厚度1到5nm的栅极绝缘膜11,在栅极接触焊盘GP与SOI层3之间,配设厚度5到15nm的栅极绝缘膜110。另外,栅极绝缘膜11和栅极绝缘膜110已连接起来。
-
公开(公告)号:CN1371132A
公开(公告)日:2002-09-25
申请号:CN01143820.7
申请日:2001-12-14
Applicant: 三菱电机株式会社
CPC classification number: H01L29/78615 , H01L21/76264 , H01L21/84 , H01L27/11 , H01L27/1112 , H01L27/1203 , H01L29/66772 , H01L29/78654 , Y10S257/904
Abstract: 本发明的课题是得到能以良好的稳定性固定由部分隔离区进行了元件隔离的元件形成区中的体区的电位的SOI结构的半导体装置。解决方法是在由部分氧化膜31进行了元件隔离的元件形成区中形成由源区51、漏区61和H栅电极71构成的MOS晶体管。在H栅电极71中,利用左右(图中上下)的“I”,导电性地隔离在源区51和漏区61上在栅宽W方向上邻接地形成的体区13与漏区61和源区51,中央的“-”起到原来的MOS晶体管的栅电极的功能。
-
公开(公告)号:CN116325175B
公开(公告)日:2024-12-03
申请号:CN202080105187.5
申请日:2020-09-30
Applicant: 三菱电机株式会社
Inventor: 岩松俊明
IPC: H01L29/78 , H01L29/739
Abstract: 本公开的半导体装置具备:栅极沟槽,设置于活性区域;终端沟槽,设置于终端区域,具有比栅极沟槽宽的宽度;扩散保护层,与栅极沟槽的底面相接地形成;终端保护层,与终端沟槽的底面相接地形成;栅极绝缘膜以及栅极布线,设置于栅极沟槽以及终端沟槽的内部;栅极电极,与栅极布线电连接;以及源极电极,与源极区域、扩散保护层以及终端保护层电连接,进而,在终端沟槽,离开两侧面的栅极绝缘膜地形成有栅极绝缘膜的厚度以上的厚度的终端绝缘膜,栅极布线形成于夹着终端绝缘膜的2个部位以上的、由终端沟槽的外周壁和终端绝缘膜的侧部包围的部分的槽的内侧。
-
公开(公告)号:CN116325175A
公开(公告)日:2023-06-23
申请号:CN202080105187.5
申请日:2020-09-30
Applicant: 三菱电机株式会社
Inventor: 岩松俊明
IPC: H01L29/78
Abstract: 本公开的半导体装置具备:栅极沟槽,设置于活性区域;终端沟槽,设置于终端区域,具有比栅极沟槽宽的宽度;扩散保护层,与栅极沟槽的底面相接地形成;终端保护层,与终端沟槽的底面相接地形成;栅极绝缘膜以及栅极布线,设置于栅极沟槽以及终端沟槽的内部;栅极电极,与栅极布线电连接;以及源极电极,与源极区域、扩散保护层以及终端保护层电连接,进而,在终端沟槽,离开两侧面的栅极绝缘膜地形成有栅极绝缘膜的厚度以上的厚度的终端绝缘膜,栅极布线形成于夹着终端绝缘膜的2个部位以上的、由终端沟槽的外周壁和终端绝缘膜的侧部包围的部分的槽的内侧。
-
公开(公告)号:CN109417098A
公开(公告)日:2019-03-01
申请号:CN201780042409.1
申请日:2017-06-22
Applicant: 三菱电机株式会社
IPC: H01L29/78 , H01L21/336 , H01L29/12
Abstract: 本发明涉及半导体装置,具备:第1半导体层,配设于半导体基板的第1主面之上;第1半导体区域,在半导体层的上层部选择性地设置有多个;第2半导体区域,选择性地设置于第1半导体区域的上层部;第2半导体层,配置于第1半导体层的与第1半导体区域之间对应的JFET区域之上,覆盖JFET区域中的至少一部分;栅极绝缘膜,覆盖第1半导体区域之上、第2半导体层之上;栅极电极,设置于栅极绝缘膜之上;层间绝缘膜,覆盖栅极电极、栅极绝缘膜;接触孔,贯通栅极绝缘膜以及层间绝缘膜,至少第2半导体区域在该接触孔的底部露出;第1主电极,设置于层间绝缘膜之上,经由接触孔而与第2半导体区域电连接;及第2主电极,配设于半导体基板的第2主面之上。
-
公开(公告)号:CN1812108A
公开(公告)日:2006-08-02
申请号:CN200510022803.8
申请日:2001-12-14
Applicant: 三菱电机株式会社
CPC classification number: H01L29/78615 , H01L21/76264 , H01L21/84 , H01L27/11 , H01L27/1112 , H01L27/1203 , H01L29/66772 , H01L29/78654 , Y10S257/904
Abstract: 本发明的目的是得到能以良好的稳定性固定由部分隔离区进行了元件隔离的元件形成区中的体区的电位的SOI(绝缘体上的硅)结构的半导体装置。解决方法是在由部分氧化膜(31)进行了元件隔离的元件形成区中形成由源区(51)、漏区(61)和H栅电极(71)构成的MOS晶体管。在H栅电极(71)中,利用左右(图中上下)的“I”,导电性地隔离在源区(51)和漏区(61)上在栅宽W方向上邻接地形成的体区(13)与漏区(61)和源区(51),中央的“-”起到原来的MOS晶体管的栅电极的功能。
-
-
-
-
-
-
-
-
-