半导体器件
    21.
    发明公开
    半导体器件 审中-实审

    公开(公告)号:CN117135917A

    公开(公告)日:2023-11-28

    申请号:CN202310594112.3

    申请日:2023-05-24

    Abstract: 提供了一种半导体器件。所述半导体器件包括:基底,包括单元阵列区域、外围电路区域和接口区域;位线,布置在单元阵列区域中并且在第一水平方向上延伸;模制绝缘层,布置在位线上并且包括在第二水平方向上延伸的开口;沟道层,分别布置在每个开口中的位线上;字线,分别布置在沟道层上并且在第二水平方向上从单元阵列区域延伸至接口区域,字线包括在模制绝缘层的每个开口的第一侧壁上的第一字线和在所述开口的第二侧壁上的第二字线;以及修整绝缘块,布置在接口区域中并连接到第一字线的端部和第二字线的端部。

    半导体存储器装置及其制造方法
    22.
    发明公开

    公开(公告)号:CN117062436A

    公开(公告)日:2023-11-14

    申请号:CN202310405272.9

    申请日:2023-04-17

    Abstract: 一种半导体存储器装置包括:设置在衬底上的外围栅极结构;设置在外围栅极结构上并且在第一方向上延伸的位线;被设置为在外围栅极结构上与位线相邻并且在第一方向上延伸的屏蔽结构;设置在位线和屏蔽结构上并且在第二方向上延伸的第一字线;设置在位线和屏蔽结构上、在第二方向上延伸、并且在第一方向上与第一字线间隔开的第二字线;设置在位线上并且设置在第一字线和第二字线之间的第一有源图案和第二有源图案;以及连接至第一有源图案和第二有源图案的接触图案。

    半导体存储器装置
    23.
    发明公开

    公开(公告)号:CN117015239A

    公开(公告)日:2023-11-07

    申请号:CN202310479130.7

    申请日:2023-04-28

    Abstract: 公开了一种半导体存储器装置。该半导体存储器装置可包括在第一方向上延伸的位线、设置在位线上的第一有源图案和第二有源图案、设置在第一有源图案和第二有源图案之间并且在第二方向上延伸以与位线交叉的背栅电极、设置在第一有源图案的一侧并且在第二方向上延伸的第一字线、设置在第二有源图案的相对侧并且在第二方向上延伸的第二字线、以及分别耦接到第一有源图案和第二有源图案的接触图案。

    半导体存储器件
    24.
    发明公开

    公开(公告)号:CN116249347A

    公开(公告)日:2023-06-09

    申请号:CN202211547941.8

    申请日:2022-12-05

    Abstract: 一种半导体存储器件包括:字线,平行于半导体基板的顶表面延伸;沟道图案,与字线交叉并具有平行于所述顶表面的长轴;位线,垂直于所述顶表面延伸并与沟道图案的第一侧表面接触;以及数据存储元件,与沟道图案的与第一侧表面相反的第二侧表面接触。沟道图案包括与位线相邻的第一掺杂区域、与数据存储元件相邻的第二掺杂区域以及在第一掺杂区域和第二掺杂区域之间并与字线重叠的沟道区域。第一掺杂区域和第二掺杂区域中的至少一个包括与沟道区域相邻的低浓度区域和与沟道区域间隔开的高浓度区域。

    半导体存储器件
    25.
    发明授权

    公开(公告)号:CN107706179B

    公开(公告)日:2022-12-20

    申请号:CN201710673839.5

    申请日:2017-08-07

    Abstract: 本公开提供了半导体存储器件。一种半导体存储器件包括:字线,在半导体基板中在第一方向上延伸;位线结构,在字线之上跨过并在交叉第一方向的第二方向上延伸;以及接触焊盘结构,在平面图中在字线之间且在位线结构之间。间隔物结构在位线结构与接触焊盘结构之间延伸。间隔物结构包括沿着位线结构的侧壁在第二方向上延伸的第一空气间隙以及围绕每个接触焊盘结构并且联接到第一空气间隙的第二空气间隙。

    半导体装置
    26.
    发明公开
    半导体装置 审中-实审

    公开(公告)号:CN114446959A

    公开(公告)日:2022-05-06

    申请号:CN202111208245.X

    申请日:2021-10-18

    Abstract: 一种半导体装置包括:衬底,其包括有源区域;在衬底上并排延伸的第一位线结构和第二位线结构;存储节点接触件,其在第一位线结构与第二位线结构之间电连接到有源区域;下着陆焊盘,其位于第一位线结构与第二位线结构之间并且位于存储节点接触件上;上着陆焊盘,其与第一位线结构接触并且电连接到下着陆焊盘;以及封盖绝缘层。与第一位线结构接触的上着陆焊盘的下表面包括水平分离距离从相邻的封盖绝缘层起在朝向衬底的方向上增大的部分,并且与下着陆焊盘接触的封盖绝缘层的下表面包括水平分离距离从相邻的上着陆焊盘起在朝向衬底的方向上增大的部分。

    半导体器件
    27.
    发明授权

    公开(公告)号:CN111048469B

    公开(公告)日:2021-04-13

    申请号:CN201911347524.7

    申请日:2013-11-13

    Abstract: 本发明提供了半导体器件。该半导体器件包括:衬底,包括单元区和外围区;单元栅电极,埋入在与单元区的单元有源部分交叉的凹槽中;单元线图案,横跨单元栅电极,单元线图案连接到在单元有源部分中处于单元栅电极的一侧的第一源/漏区;外围栅极图案,横跨外围区的外围有源部分;平坦化的层间绝缘层,在衬底上处于外围栅极图案周围;以及覆盖绝缘层,在平坦化的层间绝缘层和外围栅极图案的顶表面上,覆盖绝缘层包括相对于平坦化的层间绝缘层具有蚀刻选择性的绝缘材料。

    半导体存储器器件
    28.
    发明公开

    公开(公告)号:CN112331663A

    公开(公告)日:2021-02-05

    申请号:CN202010756097.4

    申请日:2020-07-31

    Abstract: 一种半导体存储器器件包括:堆叠,包括垂直地堆叠在衬底上的多个单元层,每个单元层包括在第一方向上延伸的位线和在与第一方向交叉的第二方向上从位线延伸的半导体图案;栅电极,沿着垂直地堆叠的半导体图案中的每个;垂直绝缘层,在栅电极上;停止物层;以及数据存储元件,分别电连接到半导体图案中的每个。数据存储元件中的每个包括:第一电极,电连接到半导体图案中的相应半导体图案;在第一电极上的第二电极;以及电介质层,在第一电极与第二电极之间。停止物层在垂直绝缘层与第二电极之间。

    包括空气间隔件的半导体装置及其制造方法

    公开(公告)号:CN112086457A

    公开(公告)日:2020-12-15

    申请号:CN202010517877.3

    申请日:2020-06-09

    Abstract: 提供了一种半导体装置,其包括:包括沟槽的衬底。第一导电图案设置在沟槽内。第一导电图案具有比沟槽的宽度小的宽度。第一间隔件沿着第一导电图案的侧表面的至少一部分和沟槽延伸。第二间隔件至少部分地填充与第一间隔件相邻的沟槽。提供了空气间隔件,其包括在第一间隔件和第二间隔件之间的第一部分,以及设置在第二间隔件和第一部分上的第二部分。空气间隔件的第二部分的宽度大于空气间隔件的第一部分的宽度。

    可变电阻存储器装置
    30.
    发明公开

    公开(公告)号:CN110660822A

    公开(公告)日:2020-01-07

    申请号:CN201910567221.X

    申请日:2019-06-27

    Abstract: 公开了一种可变电阻存储器装置,所述可变电阻存储器装置包括:第一导线,在与基底的顶表面平行的第一方向上延伸;存储器单元,在第一导线的侧面上沿第一方向彼此隔开并连接到第一导线;以及第二导线,分别连接到存储器单元。每条第二导线在第二方向上与第一导线隔开。第二方向与基底的顶表面平行并且与第一方向交叉。第二导线在与基底的顶表面垂直的第三方向上延伸,并且在第一方向上彼此隔开。每个存储器单元包括可变电阻元件和选择元件,可变电阻元件和选择元件布置在同一水平处并且在第二方向上水平地布置。

Patent Agency Ranking