-
公开(公告)号：CN102693036B
公开(公告)日：2015-10-28
申请号：CN201210052935.5
申请日：2012-03-02
Applicant: 三星电子株式会社
Inventor： 金镇汉 , 李永燮 , 郑锡洪 , 李明燮 , 吴京锡 , 禹程薰 , 李东彻 , 林钟贤 , 张盛一 , 赵龙九 , 高炯准 , 金敬勋 , 金廷垠 , 金贤范 , 卢大彬 , 朴宰莹 , 白银珍 , 李忠熙 , 郑性皓 , 赵在旭
IPC: G06F3/041
CPC classification number: G06F3/041 , G06F1/1603 , G06F3/044 , G06F2203/04103 , Y10T29/49105
Abstract: 提供了一种制造用于触摸屏的透明电路基板的方法。所述方法可以包括：在透明基板上形成电极层；在透明基板上层叠光屏蔽层，以便光屏蔽层位于电极层的外部上；在光屏蔽层和电极层上层叠掩模；在掩模上形成导电层；通过去除掩模和导电层的一部分来形成连接线用于使电极层和连接端子进行连接；以及在光屏蔽层上形成连接端子，以便所述连接端子接触所述连接线。
-
公开(公告)号：CN110867364B
公开(公告)日：2024-08-20
申请号：CN201910625718.2
申请日：2019-07-11
Applicant: 三星电子株式会社
IPC: H01J37/32
Abstract: 提供了一种等离子体监测装置，包括：物镜，被配置为收集从等离子体发射并穿过腔室的光学窗口的光；第一分束器，被配置为将由物镜收集的光分成第一光和第二光；第一光学系统和第二光学系统，分别设置在第一光的第一光路和第二光的第二光路上，第一光学系统和第二光学系统具有不同的焦距，使得第一光学系统和第二光学系统的焦点设置在等离子体中的不同区域；以及光检测器，被配置为检测已经穿过第一光学系统的第一光和已经穿过第二光学系统的第二光。
-
公开(公告)号：CN107768376B
公开(公告)日：2023-08-29
申请号：CN201710316294.2
申请日：2017-05-08
Applicant: 三星电子株式会社
Abstract: 提供一种垂直存储器装置，所述垂直存储器装置包括：基底，具有单元阵列区、字线接触区和外围电路区；栅电极，在单元阵列区和字线接触区中与基底平行，所述栅电极堆叠在垂直于基底的方向上并在所述垂直于基底的方向上间隔开；沟道结构，穿过单元阵列区中的栅电极，所述沟道结构电连接到基底；虚设沟道结构，穿过字线接触区中的栅电极，所述虚设沟道结构与基底间隔开；导线，平行于基底并电连接到第一栅电极，所述导线与虚设沟道结构的在竖直方向上的延伸部的至少一部分交叉。
-
公开(公告)号：CN106486460A
公开(公告)日：2017-03-08
申请号：CN201610726103.5
申请日：2016-08-25
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L21/308 , H01L21/311 , H01L21/768
Abstract: 本公开提供一种半导体器件。该半导体器件包括形成在基板上的彼此间隔开的多个线图案，所述多个线图案具有第一宽度并在第一方向上平行于彼此延伸。所述多个线图案中的第一线图案可以包括在垂直于第一方向的第二方向上具有第二宽度的更宽部分，该第二宽度大于第一宽度。一个或多个第二线图案可以邻近于第一线图案定位并包括关于第一线图案的更宽部分共形地形成的共形部分。一个或多个第三线图案可以邻近于第二线图案定位并包括靠近一个或多个第二线图案的共形部分的端部。
-
公开(公告)号：CN102456675B
公开(公告)日：2016-04-13
申请号：CN201110328364.9
申请日：2011-10-25
Applicant: 三星电子株式会社
IPC: H01L25/00 , H01L27/115 , H01L23/528
CPC classification number: H01L27/11578 , H01L27/11582 , H01L29/7926
Abstract: 本发明涉及三维半导体器件。该器件可以包括包含栅图案和绝缘图案的层叠图案。层叠图案还可以包括第一部分和第二部分，并且层叠结构的第二部分可以具有比第一部分窄的宽度。该器件还可以包括穿过层叠结构的有源图案。该器件还可以包括与层叠结构相邻的公共源极区。该器件可以另外包括在公共源极区上的带接触插塞。
-
Patent Agency Ranking
公开(公告)号：CN110828427B
公开(公告)日：2025-03-04
申请号：CN201910312015.4
申请日：2019-04-18
Applicant: 三星电子株式会社
IPC: H01L23/64
Abstract: 提供了一种半导体器件，其包括衬底，所述衬底包括电阻器区域、位于电阻器区域中的多个下图案以及位于多个下图案上且位于电阻器区域中的衬底上的电阻器线图案。多个下图案在与衬底的表面平行的第一方向上延伸，并且在与第一方向垂直且与衬底的表面平行的第二方向上彼此间隔开。电阻器线图案在第二方向上延伸。位于下图案上的电阻器线图案具有在与衬底的表面垂直的第三方向上突出的上表面和下表面。
-
公开(公告)号：CN111383949B
公开(公告)日：2024-04-23
申请号：CN201910869816.0
申请日：2019-09-16
Applicant: 三星电子株式会社
Abstract: 提供了一种衬底处理设备、衬底处理模块和半导体器件制造方法。所述衬底处理模块，包括：处理腔室，其被配置为对衬底执行处理工艺；传送腔室，其设置在所述处理腔室的第一侧上，其中，所述衬底在所述处理腔室和所述传送腔室之间被传送；光学发射光谱(OES)系统，其设置在所述处理腔室的第二侧上，并被配置为监视所述处理腔室；和参考光源，其设置在所述传送腔室中，并被配置为发射参考光以对所述OES系统进行校准。
-
公开(公告)号：CN109817626A
公开(公告)日：2019-05-28
申请号：CN201811389186.9
申请日：2018-11-21
Applicant: 三星电子株式会社
IPC: H01L27/11524 , H01L27/11548 , H01L27/11556 , H01L27/1157 , H01L27/11575 , H01L27/11582
Abstract: 提供一种三维半导体存储器件。该器件可以包括：衬底，包括单元阵列区域和连接区域；电极结构，提供在衬底上以沿第一方向延伸并包括电极，电极垂直地堆叠在衬底上并包括堆叠在连接区域上以具有阶梯结构的垫部分；单元垂直结构，提供在单元阵列区域上以穿透电极结构；虚设垂直结构，提供在连接区域上以穿透每个电极的垫部分；以及单元接触插塞，联接到电极的垫部分。每个单元接触插塞可以具有非圆形顶表面，并且在俯视图中，虚设垂直结构可以布置为围绕每个单元接触插塞。
-
公开(公告)号：CN105264507B
公开(公告)日：2018-04-20
申请号：CN201480029371.0
申请日：2014-05-21
Applicant: 三星电子株式会社
CPC classification number: G06F13/385 , G06F13/4068 , G06F13/4282
Abstract: 提供了在便携式终端中识别外部设备的装置和方法。该装置包括：连接器，连接到外部设备；以及控制器，被配置为：如果便携式终端通过连接器连接到外部设备，则发送连接消息，该连接消息通过使用第一连接方案向外部设备询问外部设备是否支持第二连接方案，控制器被配置为：从外部设备接收作为对连接消息的响应的连接响应消息；控制器被配置为：基于连接响应消息来确定外部设备是否支持第二连接方案，以及控制器被配置为：如果外部设备支持第二连接方案，则通过激活第二连接方案来识别外部设备中支持第二连接方案的至少一个设备。
-
公开(公告)号：CN106981494A
公开(公告)日：2017-07-25
申请号：CN201710027993.5
申请日：2017-01-16
Applicant: 三星电子株式会社
IPC: H01L27/11578 , H01L27/1157
CPC classification number: H01L27/1052 , G11C16/0483 , H01L23/5283 , H01L27/11565 , H01L27/1157 , H01L27/11573 , H01L27/11575 , H01L27/11582 , H01L27/115
Abstract: 提供了三维(3D)半导体存储装置。三维(3D)半导体存储装置可以包括：基底，包括单元阵列区和连接区；电极结构，包括在基底的表面上竖直地且交替地堆叠的多个第一电极和多个第二电极，沿与基底的表面平行的第一方向延伸并且可以包括在连接区上的阶梯结构；第一串选择电极和第二串选择电极，在电极结构上沿第一方向延伸并且沿与基底的表面平行且与第一方向垂直的第二方向彼此分隔开。第一串选择电极和第二串选择电极可以均包括在单元阵列区上的电极部分和在连接区上从电极部分沿第一方向延伸的焊盘部分。焊盘部分在第二方向上的宽度可以与对应的电极部分在第二方向上的宽度不同。
-
-
-
-
-
-
-
-
-
Search Results
54
records
(took 0.032 seconds)
