-
公开(公告)号:CN117293163A
公开(公告)日:2023-12-26
申请号:CN202310745539.9
申请日:2023-06-21
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 一种半导体器件包括:有源区,在基板上在第一方向上延伸;多个半导体层,在有源区上在垂直方向上彼此间隔开,所述多个半导体层包括下半导体层和上半导体层;栅极结构,在基板上在第二方向上延伸以与有源区和所述多个半导体层交叉;以及源极/漏极区,在有源区上并接触所述多个半导体层。源极/漏极区包括第一外延层和第二外延层,第一外延层包括在下半导体层的侧表面上的第一层和提供在有源区上并接触有源区的第二层,第二外延层在第一方向上接触上半导体层的侧表面,并且第一层在第二外延层与下半导体层的侧表面之间。
-
公开(公告)号:CN117133807A
公开(公告)日:2023-11-28
申请号:CN202310589378.9
申请日:2023-05-24
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L27/092 , H01L29/45
Abstract: 一种半导体器件包括:有源图案,包括下部图案和在第一方向上与下部图案间隔开的多个片状图案;多个栅极结构,设置在下部图案上以在第二方向上彼此间隔开,每个栅极结构包括栅电极和栅极绝缘膜;源极/漏极凹陷,限定在相邻的栅极结构之间;以及填充源极/漏极凹陷的源极/漏极图案。每个源极/漏极图案可以包括沿着源极/漏极凹陷的侧壁和底表面延伸的第一半导体衬垫、在第一半导体衬垫上并沿着源极/漏极凹陷的侧壁和底表面延伸的第二半导体衬垫、以及在第二半导体衬垫上并填充源极/漏极凹陷的填充半导体膜。第二半导体衬垫可以掺有碳,第一半导体衬垫可以与下部图案和片状图案接触,同时第一半导体衬垫可以包括未碳掺杂区域。
-
公开(公告)号:CN114628383A
公开(公告)日:2022-06-14
申请号:CN202111464731.8
申请日:2021-12-03
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L21/8234
Abstract: 提供了一种半导体装置。半导体装置包括:有源图案,其包括下图案和多个片状图案,多个片状图案在第一方向上与下图案间隔开;源极/漏极图案,其位于下图案上,并且接触多个片状图案;以及栅极结构,其位于源极/漏极图案在与第一方向不同的第二方向上的相对侧上,栅极结构包括多个片状图案上的栅电极,其中,源极/漏极图案具有包括半导体材料的外延区和在外延区内并且由半导体材料包围的空腔区。
-
公开(公告)号:CN112786616A
公开(公告)日:2021-05-11
申请号:CN202011183633.2
申请日:2020-10-29
Applicant: 三星电子株式会社
IPC: H01L27/11582 , H01L27/1157 , H01L21/3105 , H01L21/311
Abstract: 提供了半导体装置及其形成方法。该方法可包括形成层叠结构,该层叠结构可包括层叠区域和阶梯区域并且可包括交替地层叠的第一层和第二层。第二层可在阶梯区域中具有阶梯形状,并且阶梯区域可包括至少一个平坦区域和至少一个倾斜阶梯区域。该方法还可包括形成覆盖层叠结构的封盖绝缘层。该封盖绝缘层可包括具有第一上表面的第一封盖区域以及具有在比第一上表面低的水平处的第二上表面的第二封盖区域。该方法还可包括将封盖绝缘层图案化以形成多个突起,然后将封盖绝缘层平坦化,多个突起中的至少一个与阶梯区域交叠。
-
公开(公告)号:CN111326443A
公开(公告)日:2020-06-23
申请号:CN201910774444.3
申请日:2019-08-21
Applicant: 三星电子株式会社
IPC: H01L21/67 , H01L21/683
Abstract: 用于制造半导体器件的设备包括:处理室,其包括等离子处理空间;和衬底支撑件,其布置在处理室中并且构造为支撑衬底,其中衬底支撑件包括:基座,其包括多个升降销孔,每个升降销孔构造为容纳升降销;和密封带,其具有环形形状并从基座突出,密封带的内径小于多个升降销孔的节圆直径。
-
公开(公告)号:CN106972053A
公开(公告)日:2017-07-21
申请号:CN201611093812.0
申请日:2016-12-01
Applicant: 三星电子株式会社
Abstract: 本发明提供一种半导体器件。该半导体器件包括:包含第一区域和第二区域的基板;在第一区域中的第一和第二栅电极,在基板上彼此平行地形成并且彼此间隔开第一距离;在第二区域中的第三和第四栅电极,在基板上彼此平行地形成并且彼此间隔开大于第一距离的第二距离;在第一区域中形成在基板上在第一和第二栅电极之间的第一凹槽;在第二区域中形成在基板上在第三和第四栅电极之间的第二凹槽;填充第一凹槽的第一外延源极/漏极;以及填充第二凹槽的第二外延源极/漏极,其中第一外延源极/漏极的上表面的最高部分高于第二外延源极/漏极的上表面的最高部分。
-
-
-
-
-