公开(公告)号：CN107564894A

公开(公告)日：2018-01-09

申请号：CN201710513118.8

申请日：2017-06-29

Applicant: 三星电子株式会社

Inventor： 金知晃 ,  沈钟辅 ,  韩相旭 ,  赵汊济 ,  张根豪

IPC: H01L25/065

CPC classification number: H01L25/50 ,  H01L23/3185 ,  H01L24/05 ,  H01L24/16 ,  H01L24/17 ,  H01L24/73 ,  H01L25/0657 ,  H01L2224/0557 ,  H01L2224/13025 ,  H01L2224/16146 ,  H01L2224/17181 ,  H01L2224/73204 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06565 ,  H01L2225/06568 ,  H01L2225/06596 ,  H01L2225/1023 ,  H01L2225/1058

Abstract: 本发明公开了一种制造半导体封装的方法，该方法包括：形成至少两个部分封装芯片叠层，每个部分封装芯片叠层包括每个包含多个基板通孔(TSV)的至少两个半导体芯片，并包括围绕所述至少两个半导体芯片的侧表面的第一模制层；以及在垂直于封装基板的顶表面的方向上在封装基板上顺序地安装所述至少两个部分封装芯片叠层，使得所述至少两个部分封装芯片叠层包括第一部分封装芯片叠层和直接连接到第一部分封装芯片叠层的第二部分封装芯片叠层。

公开(公告)号：CN107452695A

公开(公告)日：2017-12-08

申请号：CN201710333226.7

申请日：2017-05-12

Applicant: 三星电子株式会社

Inventor： 徐善京 ,  赵汊济 ,  河秀贤

IPC: H01L23/31 ,  H01L23/498

CPC classification number: H01L25/0657 ,  H01L23/3185 ,  H01L23/53238 ,  H01L2224/16145 ,  H01L2224/73204 ,  H01L2224/94 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06544 ,  H01L2225/06582 ,  H01L23/3121 ,  H01L23/49811 ,  H01L23/49838

Abstract: 一种半导体封装包括：在其中提供贯通电极的第一半导体芯片；连接到第一半导体芯片的顶表面的第二半导体芯片；第一连接凸块，附接到第一半导体芯片的底表面并且包括第一柱结构和第一焊料层；以及第二连接凸块，位于第一半导体芯片和第二半导体芯片之间，配置为电连接第一半导体芯片和第二半导体芯片，并且包括第二柱结构和第二焊料层。

公开(公告)号：CN107393834A

公开(公告)日：2017-11-24

申请号：CN201710324633.1

申请日：2017-05-10

Applicant: 三星电子株式会社

Inventor： 姜芸炳 ,  赵泰济 ,  李赫宰 ,  赵汊济

IPC: H01L21/50 ,  H01L23/00 ,  H01L23/31 ,  H01L23/48 ,  H01L21/027

CPC classification number: H01L21/4857 ,  B05D1/005 ,  B05D1/32 ,  B05D1/38 ,  B05D3/0209 ,  B05D7/546 ,  C23C14/024 ,  C23C14/046 ,  C23C14/0641 ,  C23C14/205 ,  C23C14/34 ,  C23C14/588 ,  C23C18/00 ,  C23C18/38 ,  H01L21/486 ,  H01L2224/16225 ,  H01L2224/73253 ,  H01L2924/15311 ,  H01L2924/18161 ,  H05K3/465 ,  H05K3/4682 ,  H05K2201/10378 ,  H05K2203/025 ,  H05K2203/0588 ,  H01L21/50 ,  H01L21/027 ,  H01L23/31 ,  H01L23/481 ,  H01L24/27

Abstract: 一种制造内插器的方法包括：提供载体基板；在载体基板上形成单元再分布层，该单元再分布层包括导电通路插塞和导电再分布线；以及从单元再分布层去除载体基板。形成单元再分布层包括：形成包括第一通路孔图案的第一光敏图案层；在第一光敏图案层上形成第二光敏图案层，第二光敏图案层包括第二通路孔图案和再分布图案；用导电材料至少部分地填充第一通路孔图案、第二通路孔图案和再分布图案的内部；以及执行平坦化以使单元再分布层的顶表面变平。根据该方法，在导电结构下面没有底切发生并且在相邻的导电结构之间没有气泡，因而器件可靠性增强并且图案精确性被实现。

公开(公告)号：CN106876284A

公开(公告)日：2017-06-20

申请号：CN201611043189.8

申请日：2016-11-22

Applicant: 三星电子株式会社

Inventor： 柳承官 ,  权容焕 ,  崔允硕 ,  赵汊济 ,  赵泰济

IPC: H01L21/56 ,  H01L25/065

CPC classification number: H01L25/105 ,  H01L21/568 ,  H01L24/19 ,  H01L25/03 ,  H01L25/50 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/18 ,  H01L2224/24137 ,  H01L2224/97 ,  H01L2225/1035 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2225/1064 ,  H01L2225/1076 ,  H01L2225/1088 ,  H01L25/065 ,  H01L21/56

Abstract: 提供了半导体封装件及其制造方法。该半导体封装件包括上半导体芯片封装件、下半导体芯片封装件和置于封装件之间的重分配布线层图案。下封装件包括模制层，至少一个芯片嵌入模制层中，下封装件具有顶表面和倾斜的侧壁表面，重分配布线层图案沿顶表面和侧壁表面形成。上封装件和下封装件通过重分配布线层图案彼此电连接。第一封装件可由晶片级封装技术形成并可包括作为基底的重分配布线层、设置在重分配布线层上的半导体芯片以及其上设置有下封装件、重分配布线层图案和上封装件的模制层。

公开(公告)号：CN104716106A

公开(公告)日：2015-06-17

申请号：CN201410748653.8

申请日：2014-12-09

Applicant: 三星电子株式会社

Inventor： 赵汊济 ,  赵泰济 ,  任允赫

IPC: H01L23/31 ,  H01L23/367 ,  H01L21/56

CPC classification number: H01L23/562 ,  H01L21/78 ,  H01L23/3128 ,  H01L23/36 ,  H01L23/481 ,  H01L23/49816 ,  H01L23/49822 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/17181 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06586 ,  H01L2225/06589 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2225/1088 ,  H01L2225/1094 ,  H01L2924/15311 ,  H01L2924/1815 ,  H01L2924/18161 ,  H01L2924/3511 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 本发明提供了一种半导体封装件。至少一个半导体芯片安装在封装衬底上。模制层覆盖所述至少一个半导体芯片。模制层暴露出所述至少一个半导体芯片的最上面的半导体芯片的顶表面的一部分。

公开(公告)号：CN119317119A

公开(公告)日：2025-01-14

申请号：CN202410395508.X

申请日：2024-04-02

Applicant: 三星电子株式会社

Inventor： 金孝恩 ,  李学宣 ,  金导玄 ,  徐善京 ,  赵汊济

IPC: H10B80/00 ,  H01L25/065 ,  H01L23/538 ,  H01L21/56 ,  H01L21/60

Abstract: 本公开涉及半导体封装件以及制造半导体封装件的方法。示例性半导体封装件包括：第一半导体管芯，所述第一半导体管芯包括第一基板和位于所述第一基板上的第一接合层；第二半导体管芯，所述第二半导体管芯设置在所述第一半导体管芯上，所述第二半导体管芯包括第二基板和位于所述第二基板下方的第二接合层；以及氧化硅层，所述氧化硅层插入在所述第一半导体管芯与所述第二半导体管芯之间，其中，在所述氧化硅层中设置有至少一个孔，并且所述至少一个孔的高度为#imgabs0#至2nm。

公开(公告)号：CN117352492A

公开(公告)日：2024-01-05

申请号：CN202310808184.3

申请日：2023-07-03

Applicant: 三星电子株式会社

Inventor： 金柱贤 ,  金一焕 ,  徐善京 ,  赵汊济

IPC: H01L23/538 ,  H01L23/498

Abstract: 一种半导体封装包括：第一半导体芯片，包括第一焊盘；第二半导体芯片，在第一半导体芯片下方，第二半导体芯片包括具有前表面和相对的后表面的衬底、在前表面上并与第一焊盘接触的第二焊盘、以及电连接到第二焊盘并包括从衬底的后表面突出的突出部的贯通电极；通孔结构，设置在第二半导体芯片周围并与第一焊盘接触；第一介电层，沿衬底的后表面和贯通电极的突出部的侧表面延伸；第二介电层，在第一介电层下方并在贯通电极的突出部之间以及通孔结构之间的空间中；以及凸块结构，在第二介电层下方并电连接到贯通电极和通孔结构。

公开(公告)号：CN109585471B

公开(公告)日：2023-08-29

申请号：CN201811107072.0

申请日：2018-09-21

Applicant: 三星电子株式会社

Inventor： 沈钟辅 ,  赵汊济 ,  韩相旭

IPC: H01L27/146

Abstract: 本发明构思涉及一种半导体封装和图像传感器。一种半导体封装包括：封装基板；设置在封装基板上的图像传感器；以及接合层，其设置在封装基板与图像传感器之间并包括第一区域和第二区域，第二区域具有比第一区域的弹性模量低的弹性模量，并设置在第一区域的周边。

公开(公告)号：CN110828447A

公开(公告)日：2020-02-21

申请号：CN201910730049.5

申请日：2019-08-08

Applicant: 三星电子株式会社

Inventor： 金孝恩 ,  金知晃 ,  杨志善 ,  延承勋 ,  赵汊济 ,  韩相旭

IPC: H01L25/18 ,  H01L23/31 ,  H01L21/56 ,  H01L21/60 ,  H01L23/488 ,  H01L23/482

Abstract: 本公开提供了半导体封装件及其制造方法。一种半导体封装件，包括：第一半导体芯片；第二半导体芯片，其位于第一半导体芯片上；第一半导体结构和第二半导体结构，其位于第一半导体芯片上并且在第二半导体芯片上彼此间隔开；以及含树脂构件，其插入在第二半导体芯片和第一半导体结构之间，并插入在第二半导体芯片和第二半导体结构之间。半导体封装件可以在晶片级制造。

公开(公告)号：CN110581107A

公开(公告)日：2019-12-17

申请号：CN201910484072.0

申请日：2019-06-04

Applicant: 三星电子株式会社

Inventor： 沈钟辅 ,  金知晃 ,  赵汊济 ,  韩相旭

IPC: H01L23/31 ,  H01L23/528 ,  H01L21/48 ,  H01L21/56

Abstract: 一种半导体封装包括：下基板；连接基板，耦合到下基板，所述连接基板具有围绕空腔的横向部分以及横向部分的顶表面上的第一导电图案；下基板上的下半导体芯片，所述下半导体芯片位于连接基板的空腔中，所述下半导体芯片包括下半导体芯片的顶表面上的第二导电图案；接合构件，将第一导电图案和第二导电图案彼此连接；以及第一导电图案和第二导电图案上的顶部封装。