-
-
公开(公告)号：CN110718551B
公开(公告)日：2024-12-27
申请号：CN201910298105.2
申请日：2019-04-12
Applicant: 三星电子株式会社
IPC: H10B41/10 , H01L21/768 , H10B41/27 , H10B41/35 , H10B41/41 , H10B43/10 , H10B43/27 , H10B43/35 , H10B43/40
Abstract: 一种半导体存储器件，包括：外围电路结构，包括外围电路绝缘层；中间连接结构，位于所述外围电路绝缘层上，所述中间连接结构包括中间连接绝缘层，并且所述中间连接绝缘层的底表面与所述外围电路绝缘层的顶表面接触；堆叠结构，位于所述中间连接结构的侧面上；以及沟道结构，垂直地延伸通过每个堆叠结构，其中，所述中间连接绝缘层的至少一个侧表面是倾斜表面，所述中间连接绝缘层的横截面积沿着远离所述外围电路绝缘层取向的向上方向减小。
-
公开(公告)号：CN110858595B
公开(公告)日：2024-04-09
申请号：CN201910772275.X
申请日：2019-08-21
Applicant: 三星电子株式会社
Abstract: 本发明公开了一种三维半导体存储器件，其可以包括：第一堆叠块，包括在基板上在第一方向上布置的第一堆叠；第二堆叠块，包括在基板上在第一方向上布置的第二堆叠；以及分离结构，设置在基板上在第一堆叠块和第二堆叠块之间。分离结构可以包括第一模层和第二模层，其在垂直于基板的顶表面的垂直方向上堆叠。
-
公开(公告)号：CN110379816B
公开(公告)日：2024-01-16
申请号：CN201910279765.6
申请日：2019-04-09
Applicant: 三星电子株式会社
IPC: H10B43/35 , H10B43/40 , H10B43/50 , H01L23/528 , H01L23/488
Abstract: 一种三维半导体存储器件可以包括：位于外围逻辑结构上的水平半导体层；单元电极结构，所述单元电极结构包括垂直堆叠在所述水平半导体层上的多个单元栅电极；接地选择栅电极，所述接地选择栅电极设置在所述单元电极结构与所述水平半导体层之间并且彼此水平间隔开，每个所述接地选择栅电极均包括第一焊盘和第二焊盘，在俯视图中，所述第一焊盘和所述第二焊盘通过二者之间设置的所述单元电极结构彼此间隔开；第一贯通互连结构，所述第一贯通互连结构将所述接地选择栅电极的所述第一焊盘连接到所述外围逻辑结构；以及第二贯通互连结构，所述第二贯通互连结构将所述接地选择栅电极的所述第二焊盘连接到所述外围逻辑结构。
-
公开(公告)号：CN114446976A
公开(公告)日：2022-05-06
申请号：CN202111203462.X
申请日：2021-10-15
Applicant: 三星电子株式会社
IPC: H01L27/11524 , H01L27/11529 , H01L27/11556 , H01L27/1157 , H01L27/11573 , H01L27/11582 , G11C16/04 , G11C16/24
Abstract: 提供了一种半导体器件和包括其的电子系统。所述半导体器件可以包括：外围电路结构，包括电路；衬底，位于所述外围电路结构上；成对的字线切割结构，在所述衬底上在第一方向上延伸；以及存储单元块，位于所述成对的字线切割结构之间并且位于所述衬底上。所述存储单元块可以包括：存储堆叠结构，包括在垂直方向上彼此交叠的栅极线；层间绝缘层，位于每条所述栅极线的边缘部分上；堤坝结构，延伸穿过所述栅极线和所述层间绝缘层；相交方向切割结构，在所述垂直方向上延伸穿过所述存储堆叠结构和所述层间绝缘层并且与所述堤坝结构间隔开；以及虚设沟道结构，位于所述相交方向切割结构与所述堤坝结构之间。
-
Patent Agency Ranking
公开(公告)号：CN114388531A
公开(公告)日：2022-04-22
申请号：CN202110833744.1
申请日：2021-07-22
Applicant: 三星电子株式会社
Inventor： 林根元
IPC: H01L27/11582 , H01L25/18
Abstract: 一种非易失性存储器件可以包括：衬底；衬底上的第一堆叠结构；第一堆叠结构上的第二堆叠结构；沟道结构，包括穿过第一堆叠结构的第一部分和穿过第二堆叠结构的第二部分；以及填充结构，包括穿过第一堆叠结构并在第一水平方向上延伸的第一部分和穿过第二堆叠结构并在第一水平方向上延伸的第二部分。填充结构的第一部分的上端可以与沟道结构的第一部分的上端处于相同高度。
-
公开(公告)号：CN114373765A
公开(公告)日：2022-04-19
申请号：CN202111199535.2
申请日：2021-10-14
Applicant: 三星电子株式会社
IPC: H01L27/11521 , H01L27/11526 , H01L27/11556 , H01L27/11568 , H01L27/11573 , H01L27/11582
Abstract: 提供了一种半导体器件和一种数据存储系统。所述半导体器件包括：第一基板；器件，位于第一基板上；第二基板，位于器件上；栅电极，堆叠在第二基板上并在第一方向上彼此间隔开；沟道结构，穿透栅电极、在第一方向上延伸并且包括沟道层；隔离区域，穿透栅电极并在第二方向上延伸；贯通接触插塞，穿透第二基板、在第一方向上延伸并将栅电极电连接至器件；阻挡结构，与贯通接触插塞间隔开并围绕贯通接触插塞；以及支撑结构，位于栅电极上并包括支撑图案，其中，支撑结构具有在隔离区域上在第二方向彼此间隔开的第一贯通区域和与阻挡结构的上表面接触的第二贯通区域。
-
公开(公告)号：CN114156279A
公开(公告)日：2022-03-08
申请号：CN202111046611.6
申请日：2021-09-07
Applicant: 三星电子株式会社
IPC: H01L27/11582 , H01L27/11563
Abstract: 一种半导体器件，包括下部结构和堆叠结构，该堆叠结构具有交替堆叠在下部结构上的层间绝缘层和水平层。第一坝竖直结构穿透堆叠结构。第一坝竖直结构将堆叠结构划分为栅极堆叠区域和绝缘体堆叠区域。水平层包括栅极堆叠区域中的栅极水平层和绝缘体堆叠区域中的绝缘水平层。存储器竖直结构和支撑体竖直结构穿透栅极堆叠区域。分离结构穿透栅极堆叠区域。一个分离结构包括第一侧表面、不与第一侧表面垂直的第二侧表面、以及从第一侧表面延伸到第二侧表面的连接侧表面。连接侧表面高于栅极水平层的最上栅极水平层。
-
公开(公告)号：CN113497000A
公开(公告)日：2021-10-12
申请号：CN202110378061.1
申请日：2021-04-08
Applicant: 三星电子株式会社
IPC: H01L23/538 , H01L27/11524 , H01L27/1157 , H01L21/768
Abstract: 一种竖直存储器装置包括栅电极结构、沟道、绝缘图案结构、蚀刻停止结构和贯通件。栅电极结构包括在基本垂直于衬底的上表面的第一方向上在衬底上彼此间隔开的栅电极，所述栅电极中的每一个在基本平行于衬底的上表面的第二方向上延伸。沟道在第一方向上延伸穿过栅电极结构。绝缘图案结构延伸穿过栅电极结构。蚀刻停止结构延伸穿过栅电极结构，并且包围绝缘图案结构的至少一部分侧壁，并且蚀刻停止结构包括填充图案和填充图案的侧壁上的蚀刻停止图案。贯通件在第一方向上延伸穿过绝缘图案结构。
-
公开(公告)号：CN113363262A
公开(公告)日：2021-09-07
申请号：CN202110163677.7
申请日：2021-02-05
Applicant: 三星电子株式会社
Inventor： 林根元
IPC: H01L27/11563 , H01L27/11568 , H01L27/11582
Abstract: 公开了一种非易失性存储器装置和一种制造非易失性存储器装置的方法，所述装置包括：基底；第一模制结构，位于基底上，第一模制结构包括交替地堆叠的多个第一模制绝缘膜和多个第一栅电极；沟道结构，穿透第一模制结构并与所述多个第一栅电极相交；以及至少一个绝缘填充件，与所述多个第一模制绝缘膜和所述多个第一栅电极相交，其中，第一模制结构通过在第一方向上延伸的字线切割区域电分离，使得第一模制结构包括第一块区域和第二块区域，并且所述至少一个绝缘填充件位于字线切割区域中并且连接第一块区域和第二块区域。
-
-
-
-
-
-
-
-
-
Search Results
39
records
(took 0.036 seconds)
