包括堆叠管芯的半导体器件和测试该半导体器件的方法

    公开(公告)号:CN110858586A

    公开(公告)日:2020-03-03

    申请号:CN201910241680.9

    申请日:2019-03-27

    Abstract: 半导体器件包括:至少两个管芯,堆叠在底层的缓冲管芯上并且电耦合到底层的缓冲管芯,缓冲管芯包括位于其中的延迟控制电路。延迟控制电路被配置为:在测试模式操作期间,(i)接收并选择性地延迟用于测试至少两个管芯的测试输入,并且(ii)将测试输入和测试输入的延迟版本分别传送到至少两个管芯中的第一管芯和至少两个管芯中的第二管芯。至少两个管芯可以包括缓冲管芯上的N(N>2)个管芯的竖直堆叠,并且延迟控制电路可以包括位于其中的定时控制电路,定时控制电路被配置为以分级方式向N个管芯中的每个管芯提供测试输入,使得使用测试输入的在N个管芯中的每个管芯内的相应测试模式的开始时间相对于彼此不同步。

Patent Agency Ranking