公开(公告)号：CN104986728B

公开(公告)日：2017-03-15

申请号：CN201510274630.2

申请日：2015-05-26

Applicant: 中国科学院上海微系统与信息技术研究所 ,  德国亥姆霍兹德累斯顿罗森多夫研究中心

Inventor： 欧欣 ,  贾棋 ,  斯蒂芬·福斯柯 ,  王曦

IPC: B82B3/00 ,  B82Y40/00

CPC classification number: B81C1/00031 ,  B81C2201/0198 ,  H01L21/2633 ,  H01L21/302

Abstract: 本发明提供一种大面积纳米阵列的制备方法，包括步骤：首先，提供一衬底，采用低能离子束辐射所述衬底的表面，形成锯齿状纳米结构周期阵列；然后，采用沉积工艺在所述锯齿状纳米结构周期阵列的一侧沉积材料层，形成纳米结构阵列。本发明制备纳米阵列只需要两步，使传统制备纳米阵列的工艺大大简化。采用本发明的制备方法，可以快捷地得到有序纳米阵列，而不是散乱的纳米线或纳米管等，有利于进一步实现纳米器件的制备。此外，该方法可以在整片衬底上都产生纳米阵列结构，从而实现大面积的纳米阵列结构的制备，降低成本。

公开(公告)号：CN106276873A

公开(公告)日：2017-01-04

申请号：CN201610642661.3

申请日：2016-08-08

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 狄增峰 ,  马骏 ,  张苗 ,  薛忠营 ,  贾鹏飞 ,  汪子文 ,  王刚 ,  王曦

IPC: C01B31/04

CPC classification number: C01P2004/04

Abstract: 本发明提供一种制备锗基石墨烯纳米孔的方法，包括如下步骤：S1：提供一锗基石墨烯，所述锗基石墨烯包括Ge衬底及形成于所述Ge衬底上的石墨烯；S2：对所述锗基石墨烯进行离子注入，以在所述石墨烯中产生点缺陷；S3：对所述锗基石墨烯进行退火，以从所述点缺陷处对所述石墨烯进行刻蚀，得到纳米孔。本发明的制备锗基石墨烯纳米孔的方法获得的石墨烯纳米孔具有质量好、尺寸易于调节、不会刻蚀石墨烯等优势。另外，离子注入技术、退火技术在目前半导体行业都是非常成熟的工艺。所以本发明的制备方法将能更快地推动石墨烯在单层膜材料上的推广与应用。

公开(公告)号：CN105957831A

公开(公告)日：2016-09-21

申请号：CN201610527908.7

申请日：2016-07-06

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 欧欣 ,  黄凯 ,  贾棋 ,  游天桂 ,  王曦

IPC: H01L21/762 ,  H01L21/265

CPC classification number: H01L21/76254 ,  H01L21/265

Abstract: 本发明提供一种用于制造支撑衬底上的单晶材料薄层结构的方法，包括：提供单晶衬底，以所述单晶衬底的一表面为注入面，在所述单晶衬底内进行第一类型离子及第二类型离子的共注入，以在所述单晶衬底的预设深度形成缺陷层；提供支撑衬底，使所述单晶衬底的注入面与所述支撑衬底的表面紧密接触；沿所述缺陷层剥离部分所述单晶衬底，使所述单晶衬底的一部分转移到所述支撑衬底上，以在所述支撑衬底上形成薄层结构。本发明在单晶衬底内采用两种不同类型离子进行共注入，可以制备出单晶材料薄膜，有效地降低剥离及转移单晶材料薄膜层所需的离子总注入剂量，进而缩短了制备周期，节约了生产成本；还可以解决部分材料使用单一离子注入无法实现剥离的问题。

公开(公告)号：CN105895575A

公开(公告)日：2016-08-24

申请号：CN201610300740.6

申请日：2016-05-09

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 俞文杰 ,  刘强 ,  刘畅 ,  文娇 ,  王翼泽 ,  王曦

IPC: H01L21/762 ,  H01L27/12

CPC classification number: H01L21/76243 ,  H01L27/1203

Abstract: 本发明提供一种图形化绝缘体上硅衬底材料及其制备方法，所述制备方法包括：1）提供一包括底层硅、埋氧层及顶层硅的SOI衬底，于所述顶层硅表面形成绝缘层；2）于对应于制备晶体管沟道的位置形成刻蚀窗口；3）刻蚀所述绝缘层，形成贯穿至所述顶层硅的凹槽；4）提供一硅衬底，键合所述硅衬底及所述绝缘层；5）去除所述底层硅；6）去除所述埋氧层。本发明通过在对应于制备晶体管沟道的绝缘层中制作凹槽，该凹槽完全贯穿于顶层硅及底层硅之间，使得后续制备的晶体管沟道下方具有挖空区域。本发明的衬底制备过程中，在保证材料质量的同时，避免了Smart?cut方法中的退火剥离步骤，从而避免了图形化区域的顶层硅因受到较大应力而出现破损的问题。

公开(公告)号：CN105789189A

公开(公告)日：2016-07-20

申请号：CN201610301899.X

申请日：2016-05-09

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 俞文杰 ,  费璐 ,  刘强 ,  刘畅 ,  文娇 ,  王翼泽 ,  王曦

IPC: H01L23/64 ,  H01L21/02

CPC classification number: H01L28/10

Abstract: 本发明提供一种基于绝缘体上硅衬底的射频电感元件及其制备方法，所述制备方法包括：1）制备绝缘体上硅衬底，所述绝缘体上硅衬底包括依次层叠的底层硅、绝缘层及顶层硅，所述绝缘层的下部于对应于制备射频电感元件的位置具有至少直至所述底层硅的凹槽；2）通过掩膜光刻于与所述凹槽的对应位置定义器件区域，并刻蚀去除器件区域的顶层硅，露出下方所述绝缘层的上部表面；3）基于CMOS工艺在器件区域制备射频电感元件。本发明基于图形化的绝缘体上硅衬底，通过后期刻蚀得到了具有衬底空腔的电感元件。该器件结构可有效抑制硅衬底导致的电感损耗，并减小寄生电容，有利于提高电感器件的Q值及其谐振频率。

公开(公告)号：CN105742366A

公开(公告)日：2016-07-06

申请号：CN201610237320.8

申请日：2016-04-15

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  吕凯 ,  罗杰馨 ,  柴展 ,  何伟伟 ,  黄建强 ,  王曦

IPC: H01L29/78 ,  H01L21/336

Abstract: 本发明提供一种N型动态阈值晶体管、制备方法及提高工作电压的方法，包括衬底结构，NMOS器件及PN结器件；PN结器件的P区与NMOS器件的体区连接，PN结器件的N区与NMOS器件的栅连接。在P型本征区中进行N型重掺杂分别形成NMOS器件的源、漏区和体区，同时形成PN结器件；在沟道区上方依次形成栅氧化层、多晶硅层，对多晶硅层进行N型重掺杂形成栅；通过通孔和金属将NMOS器件的栅和PN结器件的N区相连。本发明通过在栅体连接通路上形成一个反偏PN结，来提升体区电压、降低阈值电压、提高驱动电流，实现工作电压的提高，扩展了N型动态阈值晶体管在低功耗电路设计领域的应用价值。

公开(公告)号：CN105633084A

公开(公告)日：2016-06-01

申请号：CN201511018026.X

申请日：2015-12-29

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 俞文杰 ,  刘强 ,  刘畅 ,  文娇 ,  王翼泽 ,  王曦

IPC: H01L27/092 ,  H01L29/06 ,  H01L21/762 ,  H01L21/8238

CPC classification number: H01L27/092 ,  H01L21/76251 ,  H01L21/823878 ,  H01L29/0649

Abstract: 本发明提供一种基于绝缘体岛上硅衬底的CMOS器件结构及制备方法，该CMOS器件结构包括：绝缘体岛上硅衬底，所述绝缘体岛上硅衬底包括底层硅、绝缘层以及顶层硅，且所述绝缘层对应于制备晶体管沟道的位置具有贯穿所述顶层硅及底层硅之间的凹槽；CMOS器件，制作于所述绝缘体岛上硅衬底上，且所述CMOS器件的沟道制作于与所述凹槽对应的顶层硅中。本发明在绝缘体岛上硅衬底上制作CMOS器件，所述绝缘体岛上硅衬底的绝缘层对应于制备晶体管沟道的位置具有贯穿所述顶层硅及底层硅之间的凹槽，以在CMOS器件体区下方设置空洞，可以大大增加后续制备CMOS器件的可靠性。本发明结构及方法简单，可有效提高器件的可靠性，在半导体制造领域具有广泛的应用前景。

公开(公告)号：CN105428358A

公开(公告)日：2016-03-23

申请号：CN201511018014.7

申请日：2015-12-29

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 俞文杰 ,  刘强 ,  刘畅 ,  文娇 ,  王翼泽 ,  王曦

IPC: H01L27/04 ,  H01L27/088 ,  H01L21/8238

CPC classification number: H01L27/04 ,  H01L21/8238 ,  H01L27/088

Abstract: 本发明提供一种基于图形化绝缘体上硅衬底的CMOS器件结构及制备方法，包括：图形化绝缘体上硅衬底，所述图形化绝缘体上硅衬底包括底层硅、绝缘层以及顶层硅，且所述绝缘层对应于制备晶体管沟道的位置形成有凹槽，所述凹槽与底层硅之间保留有部分的绝缘层；CMOS器件，制作于所述图形化绝缘体上硅衬底上，且所述CMOS器件的沟道制作于与所述凹槽对应的顶层硅中。本发明在图形化绝缘体上硅衬底上制作CMOS器件，所述图形化绝缘体上硅衬底的绝缘层对应于制备晶体管沟道的位置形成有凹槽，所述凹槽与底层硅之间保留有部分的绝缘层，以在CMOS器件体区下方设置空洞，可以大大增加后续制备CMOS器件的可靠性。

公开(公告)号：CN105390495A

公开(公告)日：2016-03-09

申请号：CN201511017174.X

申请日：2015-12-29

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 俞文杰 ,  刘强 ,  刘畅 ,  文娇 ,  王翼泽 ,  王曦

IPC: H01L27/06 ,  H01L21/8238

CPC classification number: H01L27/0922 ,  H01L21/8238

Abstract: 本发明提供一种基于绝缘体岛上硅衬底的CMOS器件结构及制备方法，该CMOS器件结构包括：绝缘体岛上硅衬底，所述绝缘体岛上硅衬底包括底层硅、绝缘层以及顶层硅，且所述绝缘层对应于制备晶体管栅极的位置具有贯穿所述顶层硅及底层硅之间或底部保留有部分绝缘层的凹槽；CMOS器件，制作于所述绝缘体岛上硅衬底上，且所述CMOS器件的沟道两侧制作于与所述凹槽对应的顶层硅中。本发明在绝缘体岛上硅衬底上制作CMOS器件，所述绝缘体岛上硅衬底的绝缘层对应于制备晶体管沟道两侧的位置具有贯穿所述顶层硅及底层硅之间或底部保留有部分绝缘层的凹槽，以在CMOS器件体区下方设置空洞或挖空区域，可以大大增加后续制备CMOS器件的可靠性。

公开(公告)号：CN103560152B

公开(公告)日：2016-02-17

申请号：CN201310573840.2

申请日：2013-11-15

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 赵清太 ,  俞文杰 ,  刘畅 ,  王曦

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明提供一种垂直结构的隧穿场效应晶体管及其制备方法，所述制备方法至少包括步骤：提供一SGOI衬底，包括埋氧层和P型重掺杂SiGe；在所述P型重掺杂SiGe依次沉积形成硅层和N型重掺杂SiGe；利用光刻和刻蚀技术刻蚀所述N型重掺杂SiGe，在所述硅层一侧表面形成漏极；刻蚀所述硅层形成具有纳米线或纳米棒结构的沟道；利用化学腐蚀工艺去除所述沟道下部分P型重掺杂SiGe，使所述沟道悬空，与所述漏极处于相对的另一侧的P型重掺杂SiGe定义为源极，所述漏极、沟道和源极构成垂直结构。本发明提供的垂直结构的隧穿场效应晶体管中漏极、沟道和源极为垂直结构，可以增大隧穿面积，提高器件的驱动电流。另外，形成的悬空的沟道可以进一步抑制器件的漏电流。