-
公开(公告)号：CN104253024B
公开(公告)日：2017-07-28
申请号：CN201410063061.2
申请日：2014-02-24
Applicant: 第一毛织株式会社
IPC: H01L21/027 , H01L21/02 , H01L21/311 , C08G61/02
CPC classification number: G03F7/094 , G03F7/09 , G03F7/091 , G03F7/11 , G03F7/162 , G03F7/30 , G03F7/36 , G03F7/40
Abstract: 本发明公开了硬掩模组合物、使用其形成图案的方法以及包括该图案的半导体集成电路装置，其中该硬掩模组合物包括由以下化学式1表示的单体、包含由以下化学式2表示的部分的聚合物、包含由以下化学式3表示的部分的聚合物、或者它们的组合，以及溶剂。在以下化学式1至3中，A、A′、A″、L、L′、X、X′、m、n、Ar、B、Xa以及Xb与具体实施方式中限定的相同。[化学式1][化学式2][化学式3]
-
公开(公告)号：CN103904024B
公开(公告)日：2016-09-07
申请号：CN201310516715.8
申请日：2013-10-28
Applicant: 第一毛织株式会社
IPC: H01L21/768 , H01L21/311 , H01L23/522
CPC classification number: H01L21/76804 , H01L21/76808 , H01L23/5226 , H01L23/53295 , H01L2924/0002 , H01L2924/00
Abstract: 本发明公开了形成半导体器件的双镶嵌结构的方法以及由其制造的半导体器件。该方法包括：（a）在衬底上形成第一和第二绝缘层；（b）形成具有在第二绝缘层上形成通孔的图案的抗蚀剂掩模；（c）形成向下至第一绝缘层下端的通孔；（d）以旋涂法在通孔中和第二绝缘层上形成硬掩模层；（e）形成具有在硬掩模层上形成槽孔的图案的抗蚀剂掩模；（f）形成通过抗蚀剂掩模向下深入到第二绝缘层下端的第一槽孔；（g）去除通孔中和第二绝缘层上的硬掩模层的一部分；（h）通过去除通孔的顶角和第一槽孔的底角之间的第二绝缘层的一部分形成第二槽孔；（i）去除保留在通孔中和第二绝缘层上的硬掩模层；（j）通过用导电材料填充通孔和第二槽孔形成上部导线。
-
公开(公告)号：CN104718497A
公开(公告)日：2015-06-17
申请号：CN201380053489.2
申请日：2013-09-02
Applicant: 第一毛织株式会社
CPC classification number: G03F7/004 , G03F7/0035 , G03F7/094
Abstract: 揭示硬罩幕组成物以及使用硬罩幕组成物的图案形成方法。硬罩幕组成物包括由下列化学式1表示的高分子、由下列化学式2表示的单体以及溶剂，其中所包含的单体的含量等同于或高于高分子的含量。
-
公开(公告)号：CN104253024A
公开(公告)日：2014-12-31
申请号：CN201410063061.2
申请日：2014-02-24
Applicant: 第一毛织株式会社
IPC: H01L21/027 , H01L21/02 , H01L21/311 , C08G61/02
CPC classification number: G03F7/094 , G03F7/09 , G03F7/091 , G03F7/11 , G03F7/162 , G03F7/30 , G03F7/36 , G03F7/40 , G03F7/092 , C08G61/02 , C08G2261/314 , G03F7/00 , H01L21/0271
Abstract: 本发明公开了硬掩模组合物、使用其形成图案的方法以及包括该图案的半导体集成电路装置，其中该硬掩模组合物包括由以下化学式1表示的单体、包含由以下化学式2表示的部分的聚合物、包含由以下化学式3表示的部分的聚合物、或者它们的组合，以及溶剂。在以下化学式1至3中，A、A′、A″、L、L′、X、X′、m、n、Ar、B、Xa以及Xb与具体实施方式中限定的相同。[化学式1][化学式2][化学式3]
-
公开(公告)号：CN103904024A
公开(公告)日：2014-07-02
申请号：CN201310516715.8
申请日：2013-10-28
Applicant: 第一毛织株式会社
IPC: H01L21/768 , H01L21/311 , H01L23/522
CPC classification number: H01L21/76804 , H01L21/76808 , H01L23/5226 , H01L23/53295 , H01L2924/0002 , H01L2924/00
Abstract: 本发明公开了形成半导体器件的双镶嵌结构的方法以及由其制造的半导体器件。该方法包括：（a）在衬底上形成第一和第二绝缘层；（b）形成具有在第二绝缘层上形成通孔的图案的抗蚀剂掩模；（c）形成向下至第一绝缘层下端的通孔；（d）以旋涂法在通孔中和第二绝缘层上形成硬掩模层；（e）形成具有在硬掩模层上形成槽孔的图案的抗蚀剂掩模；（f）形成通过抗蚀剂掩模向下深入到第二绝缘层下端的第一槽孔；（g）去除通孔中和第二绝缘层上的硬掩模层的一部分；（h）通过去除通孔的顶角和第一槽孔的底角之间的第二绝缘层的一部分形成第二槽孔；（i）去除保留在通孔中和第二绝缘层上的硬掩模层；（j）通过用导电材料填充通孔和第二槽孔形成上部导线。
-
Patent Agency Ranking
公开(公告)号：CN103896736A
公开(公告)日：2014-07-02
申请号：CN201310300799.1
申请日：2013-07-17
Applicant: 第一毛织株式会社
CPC classification number: C07C33/26 , C07C43/23 , G03F7/0752 , G03F7/09 , G03F7/40 , G03F7/0035
Abstract: 本发明公开了用于硬掩模组合物的单体和包含单体的硬掩模组合物及使用硬掩模组合物形成图案的方法。用于硬掩模组合物的单体，由下面化学式1表示，其中在化学式1中，A0、A1、A2、L1、L1′、L2、L2′、X1、X2、m和n与具体实施方式中相同。[化学式1]
-
公开(公告)号：CN104250228B
公开(公告)日：2019-05-10
申请号：CN201410163675.8
申请日：2014-04-22
Applicant: 第一毛织株式会社
IPC: C07D215/14 , C07D311/58 , C07D409/14 , C07D405/10 , C07D333/16 , C07C37/00 , C07C39/17 , C07C39/225 , C07C29/143 , C07C35/21 , C07C213/02 , C07C217/58 , C07C253/30 , C07C255/53 , C07C17/16 , C07C22/04 , C07C319/12 , C07C323/19 , H01L21/027
Abstract: 本发明公开了一种由以下化学式1表示的用于硬掩膜组合物的单体、包括该单体的硬掩膜组合物、以及使用该硬掩膜组合物形成图案的方法。在以下化学式1中，A、A'、A″、L、L'、X、X'、m、和n与在具体实施方式中的定义相同。[化学式1]
-
公开(公告)号：CN103959170B
公开(公告)日：2017-05-10
申请号：CN201280059402.8
申请日：2012-11-21
Applicant: 第一毛织株式会社
CPC classification number: C07C39/14 , B05D1/005 , B05D3/007 , B05D3/0254 , B05D3/06 , C07C39/12 , C07C2603/50 , C07C2603/54 , C09D173/00 , G03F7/004 , G03F7/0752 , G03F7/094 , G03F7/11 , G03F7/30 , G03F7/36
Abstract: 本发明涉及一种由化学式1表示的用于硬掩模组合物的单体、包括该单体的硬掩模组合物、以及使用其的图案形成方法。
-
公开(公告)号：CN103959170A
公开(公告)日：2014-07-30
申请号：CN201280059402.8
申请日：2012-11-21
Applicant: 第一毛织株式会社
CPC classification number: C07C39/14 , B05D1/005 , B05D3/007 , B05D3/0254 , B05D3/06 , C07C39/12 , C07C2603/50 , C07C2603/54 , C09D173/00 , G03F7/004 , G03F7/0752 , G03F7/094 , G03F7/11 , G03F7/30 , G03F7/36
Abstract: 本发明涉及一种由化学式1表示的用于硬掩模组合物的单体、包括该单体的硬掩模组合物、以及使用其的图案形成方法。
-
公开(公告)号：CN103903962A
公开(公告)日：2014-07-02
申请号：CN201310430739.1
申请日：2013-09-18
Applicant: 第一毛织株式会社
IPC: H01L21/027 , H01L21/02 , H01L21/311
CPC classification number: H01L23/564 , H01L21/02118 , H01L21/02282 , H01L21/0271 , H01L21/0332 , H01L2924/0002 , H01L2924/00
Abstract: 本发明公开了一种硬掩模组合物和形成图案的方法以及包括该图案的半导体集成电路器件。该硬掩模组合物，其包含：（A）由以下化学式1表示的用于硬掩模组合物的单体，（B）含芳环的聚合物，以及（C）溶剂。在以下化学式1中，A、A′、A″、L、L′、x、y、和z均与说明书中限定的相同。[化学式1]。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.025 seconds)
