公开(公告)号：CN106887457B

公开(公告)日：2020-11-10

申请号：CN201710109194.2

申请日：2011-11-18

Applicant: 瑞萨电子株式会社

Inventor： 山口直

IPC: H01L29/43 ,  H01L21/28

Abstract: 本发明提供一种半导体器件。其中通过自对准硅化工艺形成金属硅化物层的半导体器件在可靠性上得到改善。通过根据局部反应方法的自对准硅化物工艺，在栅电极、n+型半导体区域和p+型半导体区域的相应表面之上形成金属硅化物层。在形成金属硅化物层时的第一热处理中，使用导热型退火装置进行半导体晶片的热处理。在第二热处理中，使用微波退火装置进行半导体晶片的热处理，由此降低第二热处理的温度并防止金属硅化物层的异常生长。因此，减小金属硅化物层中的结泄漏电流。

公开(公告)号：CN110504274A

公开(公告)日：2019-11-26

申请号：CN201910314914.8

申请日：2019-04-18

Applicant: 瑞萨电子株式会社

Inventor： 山口直

IPC: H01L27/1159

Abstract: 本公开的实施例涉及半导体装置及其制造方法。形成包含铪、氧和诸如锆的第一元素的第一非晶膜，在第一非晶膜上形成包含与铪、氧和第一元素中的任何一种不同的第二元素的多个晶粒，在多个晶粒和第一非晶膜上形成由与第一非晶膜相同的材料制成的第二非晶膜，以及在第二非晶膜上形成金属膜。此后，通过执行热处理，使第一非晶膜结晶以形成第一斜方铁电膜，并且使第二非晶膜结晶以形成第二斜方铁电膜。

公开(公告)号：CN104241304B

公开(公告)日：2019-06-07

申请号：CN201410258184.1

申请日：2014-06-11

Applicant: 瑞萨电子株式会社

Inventor： 山口直

IPC: H01L27/146

CPC classification number: H01L27/14689 ,  H01L21/6835 ,  H01L27/14612 ,  H01L27/1462 ,  H01L27/1463 ,  H01L27/14636 ,  H01L27/14638 ,  H01L27/14685 ,  H01L27/14698 ,  H01L2221/68327

Abstract: 提供了一种制造半导体器件的方法。实现半导体器件的性能的提高。在一种制造半导体器件的方法中，在n型半导体衬底中形成作为p型半导体区域的p型井，p型半导体区域形成光电二极管的部分，并且形成转移晶体管的栅极电极。然后在形成作为n型半导体区域的n型井之后向半导体衬底施加微波以加热半导体衬底，n型半导体区域形成光电二极管的另一部分。随后形成转移晶体管的漏极区域。

公开(公告)号：CN107452759A

公开(公告)日：2017-12-08

申请号：CN201710281731.1

申请日：2017-04-26

Applicant: 瑞萨电子株式会社

Inventor： 山口直

IPC: H01L27/146

CPC classification number: H01L31/1864 ,  H01L27/14621 ,  H01L27/14627 ,  H01L27/14643 ,  H01L27/14689 ,  H01L27/14698 ,  H01L31/02161 ,  H01L31/022408 ,  H01L31/02327 ,  H01L31/103 ,  H01L31/109 ,  H01L31/186 ,  Y02E10/50 ,  H01L27/14683

Abstract: 本申请涉及用于制造半导体器件的方法。提高了半导体器件的性能。一种用于制造半导体器件的方法包括以下步骤：提供半导体衬底，所述半导体衬底具有吸除层和外延层，所述吸除层是通过离子注入簇而形成的；使半导体衬底经受800℃或更高温度的热处理，并由此形成氢吸附位置；此后将进行的是在半导体衬底处形成元件隔离膜；在半导体衬底中注入用于形成第一半导体区域的杂质；注入用于形成第二半导体区域的杂质；和此后将进行的是执行针对光电二极管的热处理。

公开(公告)号：CN102479696B

公开(公告)日：2017-04-12

申请号：CN201110379402.3

申请日：2011-11-18

Applicant: 瑞萨电子株式会社

Inventor： 山口直

IPC: H01L21/28 ,  H01L29/43

CPC classification number: H01L21/324 ,  H01L21/28052 ,  H01L21/28518 ,  H01L21/67103 ,  H01L21/67115 ,  H01L21/6719 ,  H01L21/6875 ,  H01L21/823814 ,  H01L21/823835 ,  H01L29/665

Abstract: 本发明提供一种半导体器件及其制造方法。其中通过自对准硅化工艺形成金属硅化物层的半导体器件在可靠性上得到改善。通过根据局部反应方法的自对准硅化物工艺，在栅电极、n+型半导体区域和p+型半导体区域的相应表面之上形成金属硅化物层。在形成金属硅化物层时的第一热处理中，使用导热型退火装置进行半导体晶片的热处理。在第二热处理中，使用微波退火装置进行半导体晶片的热处理，由此降低第二热处理的温度并防止金属硅化物层的异常生长。因此，减小金属硅化物层中的结泄漏电流。

公开(公告)号：CN106531619A

公开(公告)日：2017-03-22

申请号：CN201610647089.X

申请日：2016-08-09

Applicant: 瑞萨电子株式会社

Inventor： 山口直

IPC: H01L21/28 ,  H01L27/11573 ,  H01L29/423 ,  H01L21/336 ,  H01L29/788

CPC classification number: H01L27/11568 ,  H01L21/28273 ,  H01L21/28282 ,  H01L21/28518 ,  H01L21/31053 ,  H01L21/31055 ,  H01L21/3212 ,  H01L27/11521 ,  H01L27/1157 ,  H01L27/11573 ,  H01L29/42328 ,  H01L29/42344 ,  H01L29/45 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/792 ,  H01L29/42324 ,  H01L29/6659 ,  H01L29/7881

Abstract: 本发明涉及半导体装置的制造方法，在使用后栅极工艺来形成分栅型的MONOS存储器的情况下，防止由于形成于构成存储器单元并隔着ONO膜互相接近地形成的控制栅极电极和存储器栅极电极各自的上表面上的硅化物层互相接近而导致短路的发生和耐压的降低。当在后栅极工艺中研磨层间绝缘膜(IL1)而使控制栅极电极(CG)和存储器栅极电极(MG)各自的上表面从层间绝缘膜(IL1)露出时，形成覆盖这些栅极电极的上表面的硅化物层(S2)。其后，使在硅化物层(S2)上沉积了的金属膜与控制栅极电极(CG)和存储器栅极电极(MG)发生反应，在各栅极电极上形成比硅化物层(S2)厚的硅化物层。

公开(公告)号：CN102479696A

公开(公告)日：2012-05-30

申请号：CN201110379402.3

申请日：2011-11-18

Applicant: 瑞萨电子株式会社

Inventor： 山口直

IPC: H01L21/28 ,  H01L29/43

CPC classification number: H01L21/324 ,  H01L21/28052 ,  H01L21/28518 ,  H01L21/67103 ,  H01L21/67115 ,  H01L21/6719 ,  H01L21/6875 ,  H01L21/823814 ,  H01L21/823835 ,  H01L29/665

Abstract: 本发明提供一种半导体器件及其制造方法。其中通过自对准硅化工艺形成金属硅化物层的半导体器件在可靠性上得到改善。通过根据局部反应方法的自对准硅化物工艺，在栅电极、n+型半导体区域和p+型半导体区域的相应表面之上形成金属硅化物层。在形成金属硅化物层时的第一热处理中，使用导热型退火装置进行半导体晶片的热处理。在第二热处理中，使用微波退火装置进行半导体晶片的热处理，由此降低第二热处理的温度并防止金属硅化物层的异常生长。因此，减小金属硅化物层中的结泄漏电流。

公开(公告)号：CN117855032A

公开(公告)日：2024-04-09

申请号：CN202311190972.7

申请日：2023-09-15

Applicant: 瑞萨电子株式会社

Inventor： 山口直 ,  丸山祥辉

IPC: H01L21/266 ,  H01L21/324 ,  H01L29/06 ,  H01L29/739 ,  H01L21/331

Abstract: 本发明涉及提高半导体器件的性能并且抑制产量下降。使用抗蚀剂图案作为掩模，从半导体衬底的上表面执行离子注入以在该半导体衬底中形成离子注入层。随后，执行另一次离子注入。然后，在该半导体衬底中形成另一个离子注入层以便与该离子注入层重叠。接下来，在该半导体衬底上执行热处理以扩散该离子注入层中包含的杂质，从而形成p型浮置区域。

公开(公告)号：CN107785377B

公开(公告)日：2023-06-16

申请号：CN201710614700.3

申请日：2017-07-26

Applicant: 瑞萨电子株式会社

Inventor： 山口直

IPC: H10B43/30

Abstract: 本公开涉及制造半导体装置的方法。改善了半导体装置的性能和可靠性。形成绝缘膜，使得嵌入控制栅极电极、存储器栅极电极和栅极电极，然后通过第一抛光来露出控制栅极电极、存储器栅极电极和栅极电极的顶部。随后，通过去除栅极电极形成沟槽并用金属膜填充，并且执行第二抛光以形成包括该金属膜的栅极电极。绝缘膜是具有高间隙填充特性的O3‑TEOS膜，因此减少了绝缘膜中缝的形成。此外，在第一抛光之前，O3‑TEOS膜在氧化气氛中经受热处理，从而减少第二抛光期间绝缘膜的凹陷。

公开(公告)号：CN107507864B

公开(公告)日：2022-09-20

申请号：CN201710356508.9

申请日：2017-05-19

Applicant: 瑞萨电子株式会社

Inventor： 山口直

IPC: H01L29/78 ,  H01L21/336

Abstract: 公开了半导体器件及其制造方法。在防止元件的性能由于应力的增加被恶化的同时降低FINFET的电阻，从而提高半导体器件的性能。当形成在第一鳍部的上侧上的存储单元和形成在第二鳍部的上侧上的n晶体管被安装在同一半导体衬底上时，具有存储单元的源极/漏极区域的第一鳍部的表面被硅化物层覆盖，并且n晶体管的源极/漏极区域的一部分由覆盖第二鳍部的表面的外延层形成。