公开(公告)号：CN111490059B

公开(公告)日：2023-09-01

申请号：CN202010307165.9

申请日：2015-06-02

Applicant: 瑞萨电子株式会社

Inventor： 山口直

IPC: H01L27/146

Abstract: 本发明的各个实施例涉及半导体器件的制造方法。本发明可以改进半导体器件的性能。在对覆盖传输晶体管的栅极电极的绝缘膜进行各向异性蚀刻并且在栅极电极的侧壁之上形成侧壁间隔件之后，由于该各向异性蚀刻而在半导体衬底的内部形成的损伤层，通过使半导体衬底的表面氧化、形成牺牲氧化物膜、以及去除该牺牲氧化物膜，而被去除。

公开(公告)号：CN108962898A

公开(公告)日：2018-12-07

申请号：CN201810470033.0

申请日：2018-05-16

Applicant: 瑞萨电子株式会社

Inventor： 山口直

IPC: H01L27/11507 ,  H01L27/1159

CPC classification number: H01L29/40111 ,  H01L21/02181 ,  H01L21/02189 ,  H01L21/02197 ,  H01L21/02345 ,  H01L21/02356 ,  H01L21/3105 ,  H01L27/11507 ,  H01L27/11568 ,  H01L27/1159 ,  H01L28/40 ,  H01L29/516 ,  H01L29/6684 ,  H01L29/78391

Abstract: 本公开涉及制造半导体器件的方法。为了使主要由Hf和Zr中的至少一种以及O组成的金属氧化物膜显示出铁电特性。在经由绝缘膜在半导体衬底上沉积氧化铪膜之后，半导体衬底被暴露给微波以选择性地加热氧化铪膜。这使得可以在氧化铪膜的晶体中形成更多数量的正交晶体。因此，如此得到的氧化铪膜可以显示出铁电特性，而不需向其中添加诸如Si的杂质。这意味着具有反向尺寸效应的氧化铪膜可用作铁电存储单元的铁电膜，并且有助于小型化的铁电存储单元的制造。

公开(公告)号：CN108257992A

公开(公告)日：2018-07-06

申请号：CN201711438513.0

申请日：2017-12-27

Applicant: 瑞萨电子株式会社

Inventor： 山口直

IPC: H01L27/146

CPC classification number: H01L27/1463 ,  H01L21/02057 ,  H01L21/0206 ,  H01L21/02164 ,  H01L21/02271 ,  H01L21/2236 ,  H01L21/2256 ,  H01L21/26513 ,  H01L21/266 ,  H01L21/31053 ,  H01L21/31111 ,  H01L21/76224 ,  H01L27/14612 ,  H01L27/14621 ,  H01L27/14627 ,  H01L27/14632 ,  H01L27/14636 ,  H01L27/14645 ,  H01L27/14685 ,  H01L27/14687 ,  H01L27/14689 ,  H01L29/167 ,  H01L31/0288 ,  H01L31/1864 ,  H01L27/14683 ,  H01L27/14643

Abstract: 本公开涉及用于制造半导体装置的方法。防止由于电子和Fe(铁)从在半导体基板的顶表面中形成的元件隔离沟槽的表面扩散到形成图像感测元件的像素的光电二极管中而引起像素特性退化。另外，防止氧从在元件隔离沟槽的表面处形成的氧化硼膜扩散到光电二极管中。在半导体基板的顶表面中，形成用于嵌入围绕光电二极管形成区域的元件隔离区域的沟槽。然后，将B(硼)掺杂到沟槽的表面中，以形成半导体层。随后，通过APM清洗去除由表面处沉积的硼与氧之间的反应所产生的氧化硼膜。然后，执行热处理，以在半导体层中扩散硼。

公开(公告)号：CN107155369A

公开(公告)日：2017-09-12

申请号：CN201580052591.X

申请日：2015-03-17

Applicant: 瑞萨电子株式会社

Inventor： 山口直

IPC: H01L21/336 ,  H01L21/8247 ,  H01L27/115 ,  H01L29/78 ,  H01L29/788 ,  H01L29/792

Abstract: MISFET具有隔着栅极绝缘膜形成于半导体衬底上方的栅电极和以夹着栅电极的方式形成于半导体衬底内的源极区域及漏极区域。而且，在源极区域及漏极区域的表面形成第一硅化物层，在栅电极的表面形成有第二硅化物层。第一硅化物层及第二硅化物层由第一金属和硅构成，并含有与第一金属不同的第二金属。而且，第二硅化物层中的第二金属的浓度低于第一硅化物层中的第二金属的浓度。

公开(公告)号：CN105185794A

公开(公告)日：2015-12-23

申请号：CN201510296766.3

申请日：2015-06-02

Applicant: 瑞萨电子株式会社

Inventor： 山口直

IPC: H01L27/14

CPC classification number: H01L27/14689 ,  H01L21/02238 ,  H01L21/30604 ,  H01L21/31116 ,  H01L27/14603 ,  H01L27/14612 ,  H01L27/1462 ,  H01L27/14643

Abstract: 本发明的各个实施例涉及半导体器件的制造方法。本发明可以改进半导体器件的性能。在对覆盖传输晶体管的栅极电极的绝缘膜进行各向异性蚀刻并且在栅极电极的侧壁之上形成侧壁间隔件之后，由于该各向异性蚀刻而在半导体衬底的内部形成的损伤层，通过使半导体衬底的表面氧化、形成牺牲氧化物膜、以及去除该牺牲氧化物膜，而被去除。

公开(公告)号：CN104979267A

公开(公告)日：2015-10-14

申请号：CN201510173234.0

申请日：2015-04-13

Applicant: 瑞萨电子株式会社

Inventor： 山口直

IPC: H01L21/762

CPC classification number: H01L21/76224 ,  H01L21/02164 ,  H01L21/02271 ,  H01L21/02274 ,  H01L21/3081 ,  H01L21/764 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823878 ,  H01L27/0922 ,  H01L29/1045 ,  H01L29/42368 ,  H01L29/665 ,  H01L29/66659 ,  H01L29/7833 ,  H01L29/7835

Abstract: 本发明的各个实施例涉及半导体器件及其制造方法。本发明提供了一种具有改进的性能的半导体器件。该半导体器件具有：第一绝缘膜，其形成在半导体衬底的主表面上；以及第二绝缘膜，其形成在第一绝缘膜上。半导体器件进一步具有：第一开口部，其穿通第二绝缘膜，并且到达第一绝缘膜；第二开口部，其穿通第一绝缘膜，并且到达半导体衬底；以及沟槽部，其形成在半导体衬底中。第一开口部的第一开口宽度和第二开口部的第二开口宽度大于沟槽部的沟槽宽度。沟槽部由第三绝缘膜封闭，同时在沟槽部中留出空间。

公开(公告)号：CN101140954B

公开(公告)日：2011-01-26

申请号：CN200710167664.7

申请日：2007-07-03

Applicant: 瑞萨电子株式会社

Inventor： 山口直 ,  柏原庆一朗 ,  奥平智仁 ,  堤聪明

IPC: H01L29/78 ,  H01L29/10 ,  H01L29/04 ,  H01L29/43 ,  H01L27/04 ,  H01L27/088

CPC classification number: H01L29/045 ,  H01L29/165 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/66575 ,  H01L29/7833 ,  H01L29/7848

Abstract: 本发明是即使在n沟道MISFET的源极和漏极上形成镍或镍合金的硅化物区域的情况下，也可以实现截止漏电流难以增加的半导体器件。在源极和漏极上形成镍或镍合金的硅化物区域的n沟道MISFET的沟道长度方向平行于半导体基板的结晶方向 设置。由于镍或镍合金的硅化物区域难以在结晶方向 的方向上延伸，所以即使在n沟道MISFET的源极和漏极上形成镍或镍合金的硅化物区域的情况下，也可以获得截止漏电流难以增加的半导体器件。

公开(公告)号：CN109494225B

公开(公告)日：2023-09-29

申请号：CN201811052382.7

申请日：2018-09-10

Applicant: 瑞萨电子株式会社

Inventor： 山口直

IPC: H10B41/35 ,  H10B43/35 ,  H01L29/41

Abstract: 本申请涉及半导体器件及其制造方法。形成存储器栅极电极和控制栅极电极以覆盖从半导体衬底的上表面突出的鳍。被存储器栅极电极和控制栅极电极覆盖的鳍的部分被作为存储器单元的源极区域和漏极区域的一部分的硅化物层夹住。该硅化物层形成为硅化物层。

公开(公告)号：CN108962898B

公开(公告)日：2023-09-01

申请号：CN201810470033.0

申请日：2018-05-16

Applicant: 瑞萨电子株式会社

Inventor： 山口直

IPC: H10B53/30 ,  H10B51/30

Abstract: 本公开涉及制造半导体器件的方法。为了使主要由Hf和Zr中的至少一种以及O组成的金属氧化物膜显示出铁电特性。在经由绝缘膜在半导体衬底上沉积氧化铪膜之后，半导体衬底被暴露给微波以选择性地加热氧化铪膜。这使得可以在氧化铪膜的晶体中形成更多数量的正交晶体。因此，如此得到的氧化铪膜可以显示出铁电特性，而不需向其中添加诸如Si的杂质。这意味着具有反向尺寸效应的氧化铪膜可用作铁电存储单元的铁电膜，并且有助于小型化的铁电存储单元的制造。

公开(公告)号：CN114335007A

公开(公告)日：2022-04-12

申请号：CN202111114186.X

申请日：2021-09-23

Applicant: 瑞萨电子株式会社

Inventor： 山口直

IPC: H01L27/11595 ,  H01L27/1159 ,  H01L23/48

Abstract: 本公开涉及半导体器件。该半导体器件包括半导体衬底、绝缘膜、第一导电膜、铁电膜、绝缘层、第一插塞和第二插塞。半导体衬底包括形成在其主表面上的源极区和漏极区。绝缘膜形成在半导体衬底上使得在平面图中绝缘膜位于源极区与漏极区之间。第一导电膜形成在绝缘膜上。铁电膜形成在第一导电膜上。绝缘层覆盖第一导电膜和铁电膜。第一插塞到达第一导电膜。第二插塞到达铁电膜。铁电膜的材料包括铪和氧。在平面图中，铁电膜的尺寸比绝缘膜的尺寸小。