半导体装置
    11.
    发明公开
    半导体装置 审中-实审

    公开(公告)号:CN114628509A

    公开(公告)日:2022-06-14

    申请号:CN202111460615.9

    申请日:2021-12-01

    Abstract: 本发明提供一种半导体装置,能够降低向半导体元件施加的热应力。在基板的上表面配置有包括由半导体构成的台面构造的多个第一晶体管。在俯视下与多个第一晶体管重叠的位置配置有俯视下的形状在一个方向上较长并且与多个第一晶体管连接的第一凸起。在与第一凸起的长边方向正交的方向上相对于第一凸起隔开间隔地配置有第二凸起。在俯视下在第一凸起与第二凸起之间配置有第一金属图案。将基板的上表面作为高度的基准,第一金属图案的厚度方向的中心的高度比多个第一晶体管分别包含的台面构造的上表面高,并且比第一凸起的下表面低。

    电子部件
    12.
    发明授权

    公开(公告)号:CN109074947B

    公开(公告)日:2021-02-02

    申请号:CN201780029556.5

    申请日:2017-01-04

    Abstract: 电子部件具有:包括交替层叠的绝缘层和导体层在内的主体部。绝缘层和导体层的局部在与主体部的层叠方向正交的方向的侧表面暴露。在主体部的侧表面设置:在层叠方向上延伸而覆盖在侧表面暴露的绝缘层和导体层的金属膜。

    光半导体元件
    13.
    发明公开

    公开(公告)号:CN111937164A

    公开(公告)日:2020-11-13

    申请号:CN201980023578.X

    申请日:2019-03-04

    Abstract: 具有台面部的光半导体元件(100)具备基板(1)和设置在基板1上的半导体层(2,3,4)。光半导体元件(100)进一步具备第1接触电极(5)、设置在半导体层上的第2接触电极(6)、与第1接触电极(5)连接的第1引出配线(7)、与第2接触电极(6)连接的第2引出配线(8)以及设置为至少覆盖半导体层的上表面和第2接触电极(6)的绝缘膜(9)。第2引出配线(8)介由绝缘膜(9)的开口(9a)与第2接触电极(6)连接。至少连接第2接触电极(6)与第2引出配线(8)的部分的第2接触电极(6)的外周端位于比与半导体层的连接部分的外周端更靠上方且外侧,内周端位于比与半导体层的连接部分的内周端更靠上方且内侧。

    线圈、电感器部件以及电感器阵列

    公开(公告)号:CN118661235A

    公开(公告)日:2024-09-17

    申请号:CN202380020775.2

    申请日:2023-01-26

    Abstract: 线圈具备沿着轴卷绕成螺旋状的线圈布线,在包含轴的截面中,线圈布线包含沿着轴排列配置的第一布线部分和第二布线部分,第一布线部分配置在轴的方向的一方的最外侧,第二布线部分配置在轴的方向的另一方的最外侧,第一布线部分具有位于在轴的方向上且从第一布线部分朝向第二布线部分的第一方向侧的第一端面、以及位于与第一方向相反方向的第二方向侧的第二端面,上述第二布线部分具有位于上述第一方向侧的第三端面以及位于上述第二方向侧的第四端面,第一端面具有位于线圈布线的径向内侧的第一端,第二端面位于比穿过第一端且与轴的方向平行的直线靠线圈布线的径向外侧的位置。

    线圈、电感器部件以及电感器阵列

    公开(公告)号:CN118591850A

    公开(公告)日:2024-09-03

    申请号:CN202380017224.0

    申请日:2023-01-26

    Abstract: 本发明提供一种线圈、电感器部件以及电感器阵列。线圈具备:线圈布线,沿着轴卷绕成螺旋状;以及绝缘体,覆盖上述线圈布线的至少一部分,在包含上述轴的截面中,上述绝缘体具有:第一绝缘部分,与上述线圈布线的上述轴向的一侧的第一端面接触;第二绝缘部分,与上述线圈布线的上述轴向的另一侧的第二端面接触;以及第三绝缘部分,位于上述线圈布线的上述轴向的相邻的匝之间,上述第一绝缘部分的厚度和上述第二绝缘部分的厚度中的至少一者的厚度比上述第三绝缘部分的厚度的一半薄。

    半导体复合装置以及半导体复合装置的制造方法

    公开(公告)号:CN115918279A

    公开(公告)日:2023-04-04

    申请号:CN202180042515.6

    申请日:2021-08-26

    Abstract: 本发明的半导体复合装置(1)具备构成为与多个通道对应且构成稳压器的有源元件(10)和无源元件(20)、被供给由上述稳压器调整后的直流电压的负载(30)、以及与有源元件(10)、无源元件(20)及负载(30)电连接的布线基板(40)。配置于通道的多个电容器(例如,输出电容器(C1)和(C2))包含电容器阵列(50),该电容器阵列(50)包含平面配置的多个电容器部且一体成型。电容器阵列(50)具有在相对于布线基板(40)的安装面垂直的方向上贯通电容器阵列(50)的多个通孔导体(TH1)和(TH2)。从布线基板(40)的安装面观察,电容器阵列(50)的至少一部分配置在与负载(30)重叠的位置。

    半导体芯片
    20.
    发明公开

    公开(公告)号:CN111799244A

    公开(公告)日:2020-10-20

    申请号:CN202010258515.7

    申请日:2020-04-03

    Abstract: 提供能够抑制在半导体基板、保护膜产生的裂缝的进展的半导体芯片。半导体芯片具备:化合物半导体基板,其具有一对主面以及设置在该一对主面之间的侧面;电路,其设置在一对主面中的一个主面上;多个第一金属,它们设置在一个主面上;以及多个第二金属,它们设置在一个主面上,多个第一金属在一个主面的俯视时,与电路相比在一个主面的外缘侧配置为环状,且在相互相邻的第一金属之间形成缝隙并包围电路,多个第二金属在一个主面的俯视时,配置在电路与多个第一金属之间或者与多个第一金属相比配置在外缘侧,多个第二金属的各个在化合物半导体基板的侧面的俯视时,配置为至少一部分与第一金属之间的缝隙重合。

Patent Agency Ranking