公开(公告)号：CN105990284A

公开(公告)日：2016-10-05

申请号：CN201510096743.8

申请日：2015-03-04

Applicant: 株式会社东芝

Inventor： 田多伸光 ,  小谷和也 ,  伊东弘晃 ,  大部利春 ,  松村仁嗣

IPC: H01L23/48 ,  H01L25/07

CPC classification number: H05K7/1432 ,  H01L2224/40225

Abstract: 本发明的实施方式提供一种抑制了寄生在内部布线的电感的半导体装置。实施方式的半导体装置包括底板、半导体芯片、及第一～四端子板。半导体芯片设置在底板具有的支撑面上，且包含具有第一电极及第二电极的开关元件。第一端子板具有第一主体部且与第一电极电连接。第二端子板具有第二主体部，且与第二电极电连接。第三端子板具有第三主体部，且电连接在第一电极与第一端子板之间。第四端子板具有第四主体部，且电连接在第二电极与第二端子板之间。第三、四主体部的厚度分别比第一、二主体部的厚度薄。

公开(公告)号：CN104916557A

公开(公告)日：2015-09-16

申请号：CN201410287004.2

申请日：2014-06-24

Applicant: 株式会社东芝

Inventor： 久里裕二 ,  小谷和也 ,  佐佐木遥 ,  平塚大祐 ,  松村仁嗣 ,  北泽秀明 ,  田多伸光 ,  关谷洋纪

IPC: H01L21/60 ,  H01L23/495 ,  H01L23/482

CPC classification number: H01L24/26 ,  C04B37/026 ,  C04B2237/12 ,  C04B2237/126 ,  C04B2237/343 ,  C04B2237/407 ,  H01L21/4882 ,  H01L23/24 ,  H01L23/3735 ,  H01L23/492 ,  H01L23/564 ,  H01L24/29 ,  H01L24/32 ,  H01L24/45 ,  H01L24/48 ,  H01L24/83 ,  H01L2224/29082 ,  H01L2224/29083 ,  H01L2224/291 ,  H01L2224/29111 ,  H01L2224/32227 ,  H01L2224/45124 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/83101 ,  H01L2224/83447 ,  H01L2224/83815 ,  H01L2224/85447 ,  H01L2924/00011 ,  H01L2924/00015 ,  H01L2924/01027 ,  H01L2924/0105 ,  H01L2924/01051 ,  H01L2924/014 ,  H01L2924/16152 ,  H01L2924/186 ,  H01L2924/351 ,  H01L2924/3512 ,  H01L2224/83205 ,  H01L2924/00014 ,  H01L2924/0665 ,  H01L2924/01047 ,  H01L2924/01029 ,  H01L2924/01083 ,  H01L2924/01049 ,  H01L2924/01028 ,  H01L24/27 ,  H01L24/33

Abstract: 实施方式提供一种具有使抗热疲劳性提高的接合部的高可靠的半导体装置及其制造方法。实施方式的半导体装置具备基座部、设置在所述基座部上的基板、以及设置在所述基板上的半导体元件。并且，还具备接合部，该接合部设置在所述基座部与所述基板之间、以及所述基板与所述半导体元件之间的至少某一方，包含锡、锑以及钴。

公开(公告)号：CN104458788A

公开(公告)日：2015-03-25

申请号：CN201410068978.1

申请日：2014-02-27

Applicant: 株式会社东芝

Inventor： 久里裕二 ,  小谷和也 ,  佐佐木遥 ,  平塚大祐 ,  松村仁嗣 ,  北泽秀明 ,  安达健二

IPC: G01N25/00

CPC classification number: G01N25/72 ,  G01R31/311

Abstract: 一种半导体装置的检查方法，具备：边对将半导体元件和基板以包含金属微颗粒的接合件进行了接合的半导体装置进行加热、边随时间推移地取得所述半导体装置中的热分布的图像数据的工序；基于所述图像数据，求出分形维数的时间变化的工序；求出所述分形维数的时间变化的斜率的工序；以及对所述斜率与预先设定的基准的斜率进行比较来判定所述半导体装置的好坏的工序。

公开(公告)号：CN104064476A

公开(公告)日：2014-09-24

申请号：CN201310308392.3

申请日：2013-07-22

Applicant: 株式会社东芝

Inventor： 久里裕二 ,  关谷洋纪 ,  佐佐木遥 ,  小谷和也 ,  田多伸光 ,  松村仁嗣 ,  井口知洋

IPC: H01L21/48 ,  H01L23/488

CPC classification number: H01L23/49866 ,  H01L23/3735 ,  H01L23/49844 ,  H01L24/29 ,  H01L24/32 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L24/83 ,  H01L24/85 ,  H01L2224/29111 ,  H01L2224/29311 ,  H01L2224/29339 ,  H01L2224/29347 ,  H01L2224/29355 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48227 ,  H01L2224/48472 ,  H01L2224/73265 ,  H01L2224/83101 ,  H01L2224/83205 ,  H01L2224/83455 ,  H01L2224/83825 ,  H01L2224/8384 ,  H01L2924/12042 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明提供能够通过抑制冷热循环引起的热膨胀以及热收缩来提高产品的可靠性的功率半导体装置的制造方法以及通过该制造方法制造的功率半导体装置。本实施方式涉及的功率半导体装置的制造方法，是包括表面具有导体层的基底基板以及安装于上述基底基板的半导体元件的功率半导体装置的制造方法，具有在上述导体层的表面形成硬化层的工序。