公开(公告)号：CN105390360A

公开(公告)日：2016-03-09

申请号：CN201510546576.2

申请日：2015-08-31

Applicant: 松下知识产权经营株式会社

Inventor： 置田尚吾 ,  水野文二 ,  奥村智洋

IPC: H01J37/32

CPC classification number: H01J37/32724 ,  H01J37/321 ,  H01J37/32651 ,  H01J37/32697 ,  H01L21/67092 ,  H01L21/67109 ,  H01L21/6831 ,  H01L21/68728 ,  H01L21/68742

Abstract: 一种等离子体处理装置及等离子体处理方法，提高等离子体处理的工艺稳定性，对具备环状框架和保持片的传送载体所保持的基板实施等离子体处理，等离子体处理装置具备：腔体，具有能减压的处理室；工艺气体供给部，向处理室供给工艺气体；减压机构，对处理室减压；等离子体激发装置，使处理室内产生等离子体；台，载置传送载体并设置于腔体内；冷却机构，对台冷却；罩体，覆盖载置于台上的传送载体的保持片的一部分和框架的至少一部分，具有使基板的至少一部分露出到等离子体的窗部；矫正部件，将载置于台上的传送载体的框架向台推压来矫正所述框架的歪斜；移动装置，使矫正部件相对于框架的相对位置移动，矫正部件设置为独立于罩体并被罩体覆盖。

公开(公告)号：CN111226148A

公开(公告)日：2020-06-02

申请号：CN201880067388.3

申请日：2018-10-11

Applicant: 松下知识产权经营株式会社

Inventor： 西胁青儿 ,  水野文二

IPC: G02B6/12 ,  G02B5/18 ,  G02B6/00 ,  G02B6/42 ,  H02S40/20

Abstract: 本发明的波导片是取入所入射的入射光并在内部沿与入射光的入射方向交叉的方向引导光的波导片，具备：低折射率层；透光层，与低折射率层层叠，折射率比低折射率层高；以及衍射光栅，形成在透光层上，改变入射光的行进方向。衍射光栅的图样被分割为多个部分图样，多个部分图样分别是同心圆或同心多边形的形状。

公开(公告)号：CN107180788A

公开(公告)日：2017-09-19

申请号：CN201710082554.4

申请日：2017-02-15

Applicant: 松下知识产权经营株式会社

Inventor： 置田尚吾 ,  针贝笃史 ,  伊藤彰宏 ,  松原功幸 ,  水野文二

IPC: H01L21/78 ,  H01L21/3065

CPC classification number: H01L21/78 ,  H01L21/3065 ,  H01L21/30655 ,  H01L21/31116 ,  H01L21/67069 ,  H01L21/67109 ,  H01L21/6831 ,  H01L21/6833 ,  H01L21/6836 ,  H01L21/68742 ,  H01L2221/68327 ,  H01L2221/68336 ,  H01L2221/68381

Abstract: 提供一种元件芯片的制造方法，抑制拾取时元件芯片的破裂。元件芯片的制造方法包括载置工序和等离子体切割工序。载置工序，将具备第1主面以及第2主面、并且具备多个元件区域以及划定元件区域的分割区域、并且形成了在元件区域中覆盖第1主面在分割区域中使第1主面露出的掩模的具有可挠性的半导体基板载置到载置台。等离子体切割工序，在载置台上将半导体基板的第1主面侧暴露于等离子体，从而在分割区域形成槽并且进行蚀刻，由此将半导体基板单片化为具备元件区域的多个元件芯片。半导体基板的厚度小于保持片的厚度。在等离子体切割工序中，在使槽的底部总是露出的状态下进行蚀刻，从而在元件芯片的侧面不形成扇形凹凸地将半导体基板单片化。

公开(公告)号：CN107180787A

公开(公告)日：2017-09-19

申请号：CN201710082515.4

申请日：2017-02-15

Applicant: 松下知识产权经营株式会社

Inventor： 水野文二 ,  置田尚吾 ,  广岛满 ,  樱井努 ,  松原功幸

IPC: H01L21/78 ,  H01L27/12 ,  B23K26/364 ,  B23K10/00

CPC classification number: H01L23/3192 ,  H01L21/268 ,  H01L21/31116 ,  H01L21/56 ,  H01L21/6836 ,  H01L21/78 ,  H01L23/544 ,  H01L23/562 ,  H01L2221/68318 ,  H01L2221/68327 ,  H01L2221/68381 ,  B23K10/00 ,  B23K26/364 ,  H01L27/1207

Abstract: 一种元件芯片及其制造方法。元件芯片的制造方法包括激光划片工序，对具备第1层和第2层的基板的分割区域从第2层侧照射激光，从而在分割区域形成具备露出第1层的露出部的开口，并且在包含露出部的第1层的表层部形成第1损伤区域，在第1损伤区域的附近且被第2层覆盖的第1层的表层部形成第2损伤区域。而且，包括各向同性蚀刻工序，在激光划片工序之后，通过使基板暴露于第1等离子体从而各向同性地蚀刻第1层，从而除去第1损伤区域和第2损伤区域。还包括等离子体切割工序，在各向同性蚀刻工序之后，在用支承构件支承了第2主面的状态下，将基板暴露于第2等离子体，各向异性地蚀刻第1层，从而将基板分割为具备元件区域的多个元件芯片。

公开(公告)号：CN107180745A

公开(公告)日：2017-09-19

申请号：CN201710082551.0

申请日：2017-02-15

Applicant: 松下知识产权经营株式会社

Inventor： 水野文二 ,  置田尚吾 ,  广岛满 ,  樱井努 ,  松原功幸

IPC: H01L21/02 ,  H01L21/56 ,  H01L23/00 ,  H01L23/28

CPC classification number: H01L21/78 ,  H01J2237/334 ,  H01L21/268 ,  H01L21/3065 ,  H01L21/30655 ,  H01L21/31116 ,  H01L21/67069 ,  H01L21/67109 ,  H01L21/67115 ,  H01L21/6831 ,  H01L21/02 ,  H01L21/56 ,  H01L23/28 ,  H01L23/562

Abstract: 一种元件芯片的制造方法。元件芯片的制造方法包括准备基板的工序，基板具备第1主面及第2主面，并且具备作为半导体层的第1层和包含绝缘膜的第2层。包括激光划片工序，对分割区域从第1主面侧照射激光从而形成具备露出第1层的露出部的开口，在露出部以外的开口的周围形成残留了分割区域中的第2层的残留区域，在分割区域中的第1层形成包含露出部的第1层的表层部的第1损伤区域和被残留区域覆盖的第1层的表层部的第2损伤区域。包括：露出工序，使第2损伤区域露出；和等离子体切割工序，在支承构件支承了第2主面的状态下，将开口暴露于第1等离子体，与第1损伤区域以及第2损伤区域一起蚀刻第1层，分割为具备元件区域的多个元件芯片。