公开(公告)号：CN102930981B

公开(公告)日：2015-08-19

申请号：CN201110232289.6

申请日：2011-08-12

Applicant: 无锡华润上华半导体有限公司

Inventor： 秦仁刚 ,  王德进 ,  何波涌

IPC: H01G4/06

CPC classification number: H01L28/75 ,  C23C16/345 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/022 ,  H01L21/02271 ,  H01L28/40

Abstract: 本发明公开了一种电容及其制作方法，该电容采用低压正硅酸乙酯-低压氮化硅-低压正硅酸乙酯的结构，取代现有ONO电容中氧化层-氮化层-氧化层的结构，具有较高的单位电容值。另外在制作该低压正硅酸乙酯-低压氮化硅-低压正硅酸乙酯结构时，由于采用温度相对较低的低压化学气相沉积方法制作而成，因此其整个工艺产生的热量相对较低，不足以使半导体器件产生偏移，更不会使得栅极金属层或金属化硅层产生剥落。因而本发明的电容及其制作方法，可以较好的应用在0.5um及以下的PIP电容工艺中去。

公开(公告)号：CN103094076A

公开(公告)日：2013-05-08

申请号：CN201110363887.7

申请日：2011-11-02

Applicant: 无锡华润上华半导体有限公司

Inventor： 金宏峰 ,  张磊 ,  王德进

IPC: H01L21/205 ,  H01L21/02

Abstract: 本发明涉及一种用于在0.18μm工艺MIM电容中形成氮化硅薄膜的方法，其特征在于，分别通过第一管路和第二管路向等离子化学气相沉积PECVD反应腔中通入SiH4气体和NH3气体，所述SiH4和NH3在所述反应腔中发生化学反应所生成的氮化硅沉积在所述MIM电容的下电极金属层上形成氮化硅薄膜，其中：向所述第一管路和所述第二管路之一另外通入N2气体；并且通过调节SiH4气体、NH3气体以及N2气体的流速、PECVD反应腔的压力和温度使得氮化硅沉积的速度降低。本发明还提供了一种MIM电容的形成方法。

公开(公告)号：CN102054723B

公开(公告)日：2012-10-17

申请号：CN200910207783.X

申请日：2009-10-30

Applicant: 无锡华润上华半导体有限公司 ,  无锡华润上华科技有限公司

Inventor： 蔡建瓴 ,  杜建 ,  王德进 ,  张克云 ,  方浩

IPC: H01L21/66 ,  H01L21/00 ,  G01Q30/02 ,  G01R31/26

Abstract: 本发明提供了一种MOS器件掺杂缺陷的检测方法，包括步骤：预先建立缺陷模型库；提供待检测MOS器件，所述待检测MOS器件包括位于半导体器件上与半导体器件连通的金属插塞；利用扫描电子显微镜对所述MOS器件表面进行测试得到测试图，所述测试图包括金属插塞对应的图形；利用所述测试图和所述缺陷模型图比对，当所述测试图中金属插塞对应的图形和所述缺陷模型图中金属插塞对应的图形亮度越接近，则所述待检测MOS器件存在掺杂缺陷的区域和该缺陷模型图对应的MOS器件缺失的掺杂区域越接近。利用本发明简化了检测步骤，提高了检测的精确度。

公开(公告)号：CN106033744A

公开(公告)日：2016-10-19

申请号：CN201510102667.7

申请日：2015-03-09

Applicant: 无锡华润上华半导体有限公司

Inventor： 李伟 ,  郝龙 ,  金炎 ,  王德进

IPC: H01L21/8234

Abstract: 本发明涉及一种半导体器件的制备方法，包括以下步骤：提供半导体基底，半导体基底包括高压器件区和低压器件区；形成第一栅氧化层和第二栅氧化层；第一栅氧化层的厚度大于第二栅氧化层的厚度；在第一栅氧化层和第二栅氧化层的表面分别形成第一多晶硅栅和第二多晶硅栅；以第一多晶硅栅和第二多晶硅栅为掩膜刻蚀第一栅氧化层和第二栅氧化层，直至将第一栅氧化层的厚度刻蚀至目标厚度；形成侧墙结构并进行源漏极离子注入形成源漏极引出区。上述半导体器件的制备方法，刻蚀过程无需再增加单独的光刻工艺步骤来对高压器件区的第一栅氧化层进行减薄，简化了工艺步骤的同时也节省了一层光罩，降低了工艺成本。

公开(公告)号：CN103094076B

公开(公告)日：2015-12-16

申请号：CN201110363887.7

申请日：2011-11-02

Applicant: 无锡华润上华半导体有限公司

Inventor： 金宏峰 ,  张磊 ,  王德进

IPC: H01L21/205 ,  H01L21/02

Abstract: 本发明涉及一种用于在0.18μm工艺MIM电容中形成氮化硅薄膜的方法，其特征在于，分别通过第一管路和第二管路向等离子化学气相沉积PECVD反应腔中通入SiH4气体和NH3气体，所述SiH4和NH3在所述反应腔中发生化学反应所生成的氮化硅沉积在所述MIM电容的下电极金属层上形成氮化硅薄膜，其中：向所述第一管路和所述第二管路之一另外通入N2气体；并且通过调节SiH4气体、NH3气体以及N2气体的流速、PECVD反应腔的压力和温度使得氮化硅沉积的速度降低。本发明还提供了一种MIM电容的形成方法。

公开(公告)号：CN105097776A

公开(公告)日：2015-11-25

申请号：CN201410178535.8

申请日：2014-04-29

Applicant: 无锡华润上华半导体有限公司

Inventor： 王智勇 ,  王德进 ,  马晶晶

IPC: H01L23/532 ,  H01L21/768

CPC classification number: H01L21/76834 ,  H01L21/02131 ,  H01L21/02164 ,  H01L21/02274 ,  H01L21/76801 ,  H01L23/5283 ,  H01L23/53295 ,  H01L27/1248 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及一种绝缘体上硅器件的金属间介质层结构，包括覆盖金属互连的富硅氧化物层、富硅氧化物层上的氟硅玻璃层、及氟硅玻璃层上的非掺杂硅酸盐玻璃层，所述富硅氧化物层的厚度为700埃±10％。本发明还涉及一种绝缘体上硅器件，以及一种绝缘体上硅器件的金属间介质层的制造方法。本发明厚度较大的富硅氧化物层可以将可动离子俘获在不饱和键上，使得可动离子难以穿过富硅氧化物层，实现了阻挡可动离子的目的。在栅氧化层完整性评估中有良好的表现，避免了可动离子在界面处的聚集造成器件的损坏。

公开(公告)号：CN102082086B

公开(公告)日：2012-12-05

申请号：CN200910188534.0

申请日：2009-12-01

Applicant: 无锡华润上华半导体有限公司 ,  无锡华润上华科技有限公司

Inventor： 侯欢 ,  王德进 ,  张克云 ,  刘福海

IPC: H01L21/28

Abstract: 本发明涉及一种半导体制造方法，首先对光刻胶显影区域上的富硅氧化物进行干法蚀刻；然后选用稀氟化氢溶液，对光刻板显影区域上的富硅氧化物剩余部分进行湿法蚀刻。本发明湿法蚀刻中采用蚀刻速率慢的稀氟化氢溶液对阻挡层光刻胶显影区域硅化物进行蚀刻，在蚀刻去掉阻挡层硅化物时不会在多晶层上产生坑状缺陷，从而解决栅氧化层完整性失效的问题。