-
公开(公告)号：CN114121678B
公开(公告)日：2022-04-29
申请号：CN202210096848.3
申请日：2022-01-27
Applicant: 广东省大湾区集成电路与系统应用研究院 , 澳芯集成电路技术(广东)有限公司
IPC: H01L21/336 , H01L29/78
Abstract: 本发明涉及finfet技术领域,公开了一种finfet的制造方法，在实际使用时，本发明在衬底上制作完栅极多晶硅层以及使用清洗溶液清洗衬底的表面后，对栅极多晶硅层与Fin的接触拐角处进行蚀刻，降低栅极多晶硅层与Fin的接触拐角，进而避免栅极多晶硅层与Fin的接触拐角过大而导致制作完的finfet的栅极与Fin的接触拐角过大；又或者当去除掉衬底上的栅极多晶硅层后，通过先在栅极多晶硅层处制造一层填充层，然后再制作高介电层和栅极金属，可以降低finfet的栅极与Fin的接触拐角，进而避免finfet的栅极与Fin的接触拐角过大而影响finfet的交流性能，提高finfet的良品率。
-
公开(公告)号：CN114388357A
公开(公告)日：2022-04-22
申请号：CN202210033145.6
申请日：2022-01-12
Applicant: 澳芯集成电路技术(广东)有限公司 , 广东省大湾区集成电路与系统应用研究院
IPC: H01L21/28
Abstract: 本申请实施例公开了一种多尺寸金属栅极的制作方法及装置，该方法包括：基于多晶硅栅极工艺在衬底结构形成至少两个多晶硅栅极的栅极沟槽，栅极沟槽的原始尺寸大于金属栅极的目标尺寸，目标尺寸是用于填充金属填充物的尺寸；根据目标尺寸在栅极沟槽的内侧壁沉积薄膜层，薄膜层用于填充栅极沟槽，将至少两个栅极沟槽的原始尺寸缩减为目标尺寸，其中，不同的栅极沟槽对应不同的目标尺寸；向至少两个栅极沟槽填充金属填充物，形成目标尺寸的金属栅极。本申请提供的方法，无需生成不同尺寸的多晶硅金属栅极，且可以实现批量生产，提高多尺寸金属栅极的制作效率。
-
公开(公告)号：CN114121647B
公开(公告)日：2022-04-22
申请号：CN202210077158.3
申请日：2022-01-24
Applicant: 澳芯集成电路技术(广东)有限公司 , 广东省大湾区集成电路与系统应用研究院
IPC: H01L21/3105 , C09K3/14 , B24B37/005 , B24B37/34 , B24B57/02
Abstract: 本发明公开了一种提高化学机械研磨效率的方法，其可降低消耗，同时可减少研磨时间，提高研磨效率，该方法基于化学机械研磨设备实现，向化学机械研磨设备的研磨垫中分步添加研磨液、具有抑制作用的添加剂，通过分步添加的研磨液、研磨液与添加剂的混合液，对待研磨部件的不同介质层进行依次研磨，不同介质层包括至少两层：第一介质层、第二介质层，对待研磨部件进行依次研磨的步骤包括：S1、向研磨垫中添加研磨液，通过研磨液对第一介质层进行研磨，S2、第一介质层研磨完成时，向研磨垫中添加添加剂，使添加剂与研磨液混合，形成混合液，通过混合液对第二介质层进行研磨。
-
公开(公告)号：CN114217504A
公开(公告)日：2022-03-22
申请号：CN202210033172.3
申请日：2022-01-12
Applicant: 澳芯集成电路技术(广东)有限公司 , 广东省大湾区集成电路与系统应用研究院
Abstract: 本发明公开了一种掩模版优化方法，其可避免掩模版图型产生桥连现场，可确保光刻效果、提升产品良品率，掩模版优化方法基于OPC修正模型实现，该方法包括：提供一目标版图；采用OPC修正模型对目标版图上的初始图型进行优化，获得优化掩模版；OPC修正模型基于第一修正模型、第二修正模型和初始图型建立，第一修正图型为用于对初始图型进行修正的初始修正图型，第二修正图型的结构根据相邻初始图型之间的最小间距设定，且第二修正图型用于对需要更换的第一修正图型进行再次修正。
-
公开(公告)号：CN114121647A
公开(公告)日：2022-03-01
申请号：CN202210077158.3
申请日：2022-01-24
Applicant: 澳芯集成电路技术(广东)有限公司 , 广东省大湾区集成电路与系统应用研究院
IPC: H01L21/3105 , C09K3/14 , B24B37/005 , B24B37/34 , B24B57/02
Abstract: 本发明公开了一种提高化学机械研磨效率的方法，其可降低消耗，同时可减少研磨时间，提高研磨效率，该方法基于化学机械研磨设备实现，向化学机械研磨设备的研磨垫中分步添加研磨液、具有抑制作用的添加剂，通过分步添加的研磨液、研磨液与添加剂的混合液，对待研磨部件的不同介质层进行依次研磨，不同介质层包括至少两层：第一介质层、第二介质层，对待研磨部件进行依次研磨的步骤包括：S1、向研磨垫中添加研磨液，通过研磨液对第一介质层进行研磨，S2、第一介质层研磨完成时，向研磨垫中添加添加剂，使添加剂与研磨液混合，形成混合液，通过混合液对第二介质层进行研磨。
-
Patent Agency Ranking
公开(公告)号：CN114121613A
公开(公告)日：2022-03-01
申请号：CN202210096866.1
申请日：2022-01-27
Applicant: 广东省大湾区集成电路与系统应用研究院 , 澳芯集成电路技术(广东)有限公司
Abstract: 本发明公开了一种改善FDSOI外延生长的薄膜工艺优化方法，其可减少栅极区与顶层硅相连接拐角处的残留薄膜，晶体管包括衬底，衬底上分布有主动区域、沟槽隔离区、栅极区，衬底包括N型硅衬底、P型硅衬底，主动区域上表面沉积第一层顶层硅，薄膜加工包括：在N型硅衬底、P型硅衬底上表面均沉积第一层薄膜，在P型硅衬底的第一层薄膜的上方设置掩膜版，对N型硅衬底上方的第一层薄膜进行刻蚀，在第一层顶层硅的表面沉积第二层顶层硅，在第二层顶层硅表面沉积第二层薄膜，刻蚀N型硅衬底上方的第二层薄膜，对第二层薄膜刻蚀后，在第二层顶层硅的外表面沉积第三层顶层硅，第一层顶层硅、第二层顶层硅、第三层顶层硅组合形成第一组合顶层硅。
-
公开(公告)号：CN114078884A
公开(公告)日：2022-02-22
申请号：CN202210057637.9
申请日：2022-01-19
Applicant: 广东省大湾区集成电路与系统应用研究院 , 澳芯集成电路技术(广东)有限公司
IPC: H01L27/12 , H01L23/552 , H01L21/762
Abstract: 本发明涉及半导体技术领域,公开了一种半导体器件及其制造方法，包括第一衬底和第二衬底，第一衬底用于制作RF器件，第二衬底的上表面设有氧化层，第二衬底在氧化层的下方设有离子层，第一衬底与氧化层键合，在实际使用时本发明的半导体器件由于氧化层下方的离子形成了大量的悬空键，当第二衬底与第一衬底键合后，由于悬空键的存在，离子层具有了富陷阱层类似的功能，离子层中的悬空键可以减少第二衬底中的电子在高频环境中的运动，进而避免产生杂讯电流，改善射频杂讯问题。
-
公开(公告)号：CN118412326A
公开(公告)日：2024-07-30
申请号：CN202410490451.1
申请日：2024-04-23
Applicant: 中国科学院微电子研究所 , 广东省大湾区集成电路与系统应用研究院
IPC: H01L21/8238 , H01L27/02 , H01L27/092
Abstract: 本公开提供了一种半导体器件的制备方法和半导体器件。该制备方法包括：对第一基底的第一表面进行氧化和淀积，得到复合介电层。在复合介电层上进行金属薄膜沉积，得到第一金属层。对位于第一顶面上的第一金属层，和位于第二顶面上的第一金属层进行刻蚀，并暴露出复合介电层，得到第一侧墙金属层。在第一侧墙金属层、位于第一顶面上的复合介电层和位于第二顶面上的复合介电层上进行金属薄膜沉积，得到第二金属层。在第二金属层上进行金属薄膜沉积，得到第三金属层。对第三金属层和第二金属层进行光刻刻蚀，得到栅极。以及在与栅极的第二侧面相邻的第一顶面，和与栅极的第三侧面相邻的第二顶面上进行掺杂，分别得到第一源漏区和第二源漏区。
-
公开(公告)号：CN118278346A
公开(公告)日：2024-07-02
申请号：CN202410438533.1
申请日：2024-04-11
Applicant: 广东省大湾区集成电路与系统应用研究院
IPC: G06F30/367 , G06F30/373
Abstract: 本申请公开了一种电容‑电压曲线的校正方法、装置、设备及存储介质。首先可以通过第一阻抗测试桥的高端和低端分别获取目标晶体管的叠加电压和输出电流，并通过第二阻抗测试桥的高端和低端分别获取参照晶体管的叠加电压和输出电流。根据目标晶体管的叠加电压和输出电流绘制目标晶体管的目标电容‑电压曲线，根据参照晶体管的叠加电压和输出电流绘制参照晶体管的参照电容‑电压曲线。再基于目标电容‑电压曲线和参照电容‑电压曲线生成若干个沟道电容对，并基于若干个沟道电容对绘制校正电容‑电压曲线。本申请通过使用参照晶体管和目标晶体管，可以实现对目标晶体管电容‑电压曲线的高精度校正，确保准确性和可靠性。
-
公开(公告)号：CN118259872A
公开(公告)日：2024-06-28
申请号：CN202410434049.1
申请日：2024-04-11
Applicant: 广东省大湾区集成电路与系统应用研究院
Abstract: 本申请公开了一种级联运算电路和运算器。电路包括：第一灵敏放大模块、复用模块和第二灵敏放大模块；其中，第一灵敏放大模块的输出端连接复用模块的控制端，复用模块的输出端连接第二灵敏放大模块的输入端；第一灵敏放大模块，用于根据第一灵敏放大模块中第一存储单元的电阻输出对应的第一信号；第一信号为数字信号；复用模块，用于根据第一信号输出对应的第二信号；第二信号为模拟信号；第二灵敏放大模块，用于根据第二信号确定第二灵敏放大模块中第二存储单元和第三存储单元之间的逻辑运算方式；逻辑运算方式包括逻辑与运算和逻辑或运算。通过硬件的方式实现级联运算，无需对外进行数据交互，进而提高级联运算的计算能效。
-
-
-
-
-
-
-
-
-
Search Results
110
records
(took 0.04 seconds)
