公开(公告)号：CN113964202B

公开(公告)日：2023-01-24

申请号：CN202111196555.4

申请日：2021-10-14

Applicant: 上海集成电路制造创新中心有限公司 ,  复旦大学

Inventor： 徐敏 ,  张卫 ,  黄自强 ,  王晨

IPC: H01L29/78 ,  H01L21/66 ,  H01L23/544

Abstract: 本发明提供了一种环栅器件制备的测试方法与系统，其中，将拉曼测试装置引入到环栅器件制备的工艺环节，进而，能够在生长外延层后、刻蚀鳍片后、源漏外延(且伪栅极被去除)、释放牺牲层后、HKMG包裹沟道后等至少之一时间点对沟道对应位置的应力进行测试，在此基础上，测试结果可反应出沟道对应位置应力随制备工艺环节的变化。其中，由于拉曼测试装置的测试光的光斑面积较小，进而，可在测试中表征出较小尺寸的结构应力，同时，该过程中，也不会对样品表面产生损伤。可见，本发明能够在无损的情况下准确对各工艺环节下沟道对应位置的应力进行测试与表征，为制备工艺的进一步分析与改进提供准确、充分的依据。

公开(公告)号：CN115233156A

公开(公告)日：2022-10-25

申请号：CN202210878689.2

申请日：2022-07-25

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 黄自强 ,  王晨 ,  徐敏 ,  徐赛生 ,  张卫

IPC: C23C14/06 ,  C23C14/34 ,  H01L39/02 ,  H01L39/24

Abstract: 本发明提供了一种约瑟夫森结制备方法及约瑟夫森结。本发明的约瑟夫森结制备方法，包括以下步骤：向工艺腔内通入氩气和氮气，在氩气和氮气的作用下通过靶材对工艺腔内的约瑟夫森结进行镀膜，得到表面镀有氮化层的约瑟夫森结。本发明的约瑟夫森结金属层镀膜方法的有益效果在于：通过向密闭的工艺腔内通入氩气和氮气，并电离氩气和氮气得到氮离子体和氩离子体，氩离子体轰击工艺腔上侧的靶材得到靶材的原子团，靶材的原子团与氮离子体结合在约瑟夫森结的表面形成一层靶材氮化物，靶材氮化物层的形成能够避免约瑟夫森结的顶层金属层于空气接触，避免顶层金属层氧化，进而能够提升约瑟夫森结的稳定性，降低约瑟夫森结造成的器件扰动频次以及幅度。

公开(公告)号：CN117766397A

公开(公告)日：2024-03-26

申请号：CN202311791459.3

申请日：2023-12-25

Applicant: 复旦大学

Inventor： 李佳阳 ,  孙新 ,  刘桃 ,  黄自强 ,  钱乐雯 ,  汪大伟 ,  郭新龙 ,  徐敏 ,  张卫

IPC: H01L21/336 ,  H01L29/78 ,  H01L21/308

Abstract: 本发明提供了F‑FET器件的沟道刻蚀方法，包括：在衬底上形成的若干堆叠结构，且通过隔离结构隔离；隔离结构包括隔离槽以及填充于隔离槽内的隔离保护层；每个堆叠结构均包括沿远离衬底的方向上堆叠的第一半导体层与第二半导体层；以隔离保护层为掩膜，刻蚀第一堆叠结构中的第二半导体，以形成第一刻蚀空腔，并仅保留第一半导体层；形成第一图形化的掩膜层；以第一图形化掩膜层为掩膜，刻蚀暴露出来的第二堆叠结构直至衬底的表层，以在第二堆叠结构中形成开槽；以剩余的第一图形化的掩膜层为掩膜，选择性刻蚀开槽两侧的第一半导体层，以形成第二刻蚀空腔，仅保留剩余的第二半导体层，在第一隔离结构沿第一方向的两侧分别形成第一半导体沟道结构。

公开(公告)号：CN116613061A

公开(公告)日：2023-08-18

申请号：CN202310440155.6

申请日：2023-04-23

Applicant: 复旦大学

Inventor： 张鹏浩 ,  王路宇 ,  徐敏 ,  陈鲲 ,  王强 ,  潘茂林 ,  黄海 ,  黄自强 ,  谢欣灵 ,  徐赛生 ,  王晨 ,  张卫

IPC: H01L21/285 ,  H01L29/51 ,  H01L29/778 ,  H01L21/335

Abstract: 本发明提供了一种栅介质层的制作方法，栅介质层形成于MIS‑HEMT器件中，包括：提供一MIS‑HEMT器件结构；MIS‑HEMT器件结构的表面包括一栅介质区域；提供第一前驱体与第二前驱体，并在栅介质区域吸附第一前驱体与第二前驱体，以形成第一栅介质层；利用氧气等离子体轰击第一栅介质层，以形成第二栅介质层；第二栅介质层表征了去除第一栅介质层中的第一杂质之后的栅介质层；第一杂质表征了形成第一栅介质层的表面缺陷的杂质；重复前述两个步骤N‑1次，直到生长出第一厚度的第二栅介质层为止；其中，每次生长的第一厚度的第二栅介质层均形成于前一次生长的第一栅介质层的表面；N为大于等于1的正整数。以解决如何减小AlGaN/GaNHEMTs中栅介质层的界面陷阱的问题。

公开(公告)号：CN116314319A

公开(公告)日：2023-06-23

申请号：CN202310219230.6

申请日：2023-03-07

Applicant: 复旦大学

Inventor： 张鹏浩 ,  王路宇 ,  徐敏 ,  潘茂林 ,  王强 ,  黄海 ,  黄自强 ,  谢欣灵 ,  徐赛生 ,  王晨 ,  张卫

IPC: H01L29/778 ,  H01L21/335 ,  H01L29/06 ,  H01L29/423

Abstract: 本发明提供了一种增强型氮化镓功率器件，在p‑GaN层与栅极金属层之间设置栅介质层。由于栅介质层和p‑GaN层所具有的导带差可以提升AlGaN/GaN异质结处的势陷位置，使其进一步远离费米能级，从而可有效提高阈值电压，同时栅介质的引入可改善增强型氮化镓功率器件的栅漏电，解决现有的增强型氮化镓功率器件的栅压摆幅较小的问题。

公开(公告)号：CN116314316A

公开(公告)日：2023-06-23

申请号：CN202310211027.4

申请日：2023-03-07

Applicant: 复旦大学

Inventor： 王路宇 ,  张鹏浩 ,  徐敏 ,  潘茂林 ,  王强 ,  黄自强 ,  谢欣灵 ,  黄海 ,  徐赛生 ,  王晨 ,  张卫

IPC: H01L29/778 ,  H01L21/335 ,  H01L29/06

Abstract: 本发明提供了一种抗反向导通电流的凹栅增强型GaN HEMT结构，包括：阳极、阴极及依次堆叠的衬底、缓冲层、PN结、分隔层、凹栅增强型GaN HEMT器件；其中：PN结包括P型掺杂区以及N型掺杂区，且P型掺杂区包裹N型掺杂区；凹栅增强型GaN HEMT器件包括在分隔层上依次形成的第一成核层、沟道层以及势垒层；势垒层上开设有第一凹槽，第一凹槽贯穿势垒层，第一凹槽内填充有栅介质层以及栅极金属以形成栅极；且栅极两侧的势垒层上分别形成有源极和漏极；其中；阳极与P型掺杂区电性连接，且阳极电性连接至源极；阴极与N型掺杂区电性连接，且阴极电性连接至漏极；其中，N型掺杂区覆盖漏极下方的区域，且延伸至栅极下方的区域；通过PN结可抑制器件的反向导通电流。

公开(公告)号：CN116246957A

公开(公告)日：2023-06-09

申请号：CN202310223425.8

申请日：2023-03-09

Applicant: 复旦大学

Inventor： 张鹏浩 ,  王路宇 ,  徐敏 ,  陈鲲 ,  王强 ,  潘茂林 ,  黄海 ,  黄自强 ,  谢欣灵 ,  徐赛生 ,  王晨 ,  张卫

IPC: H01L21/335 ,  H01L29/778 ,  H01L29/40 ,  H01L29/423 ,  H01L29/15

Abstract: 本发明提供了一种p型沟道GaN HEMT器件及其制备方法，通过在隔离层上外延若干层超晶格结构，隔离层的第一部分缺失，使得若干层超晶格结构的第一部分和隔离层之间形成空腔，若干层超晶格结构的第一部分包括间隔设置的N个鳍型单元，且位于空腔上方的N个鳍型单元的部分对应形成N个超晶格纳米线，栅金属分别从四周包裹每个超晶格纳米线，其中的每层超晶格结构均包括沿远离所述衬底方向依次形成的pAlGaN层、pGaN层；每层超晶格结构对应形成一导电沟道，本发明利用多个超晶格纳米线提高p型沟道GaN HEMT器件的输出电流，同时，环形栅金属分别从四周完全关断所有导电沟道，提高了p型沟道GaN HEMT器件的栅控能力及开关性能，从而实现提高p型沟道GaN HEMT器件性能的效果。

公开(公告)号：CN113964265A

公开(公告)日：2022-01-21

申请号：CN202111158194.4

申请日：2021-09-30

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 黄自强 ,  徐敏 ,  王晨 ,  吴春蕾 ,  张卫 ,  徐赛生

IPC: H01L39/24 ,  H01L39/02 ,  H01J37/32

Abstract: 本发明提供了一种约瑟夫森结的制备方法及半导体工艺集成系统，盖方法在制备第一超导金属层后在真空环境下对第一超导金属层表面的自然氧化层进行活性氢还原表面处理，减少或去除第一超导金属层表面的自然氧化层；并且在真空条件下在第一超导金属层表面制备绝缘介质层，由于从活性氢还原表面处理开始的所有操作均在真空条件下进行，因而在减少或去除在第一超导金属层的表面形成的自然氧化层后能够防止第一超导金属层的表面进一步生成新的自然氧化层，从而达到了真正地减少甚至去除第一超导金属层的表面形成的自然氧化层的效果。使得约瑟夫森结的绝缘介质层的厚度更可控，进一步提高了瑟夫森结的阻值的可控度。

公开(公告)号：CN117766398A

公开(公告)日：2024-03-26

申请号：CN202311791460.6

申请日：2023-12-25

Applicant: 复旦大学

Inventor： 李佳阳 ,  刘桃 ,  孙新 ,  黄自强 ,  钱乐雯 ,  汪大伟 ,  郭新龙 ,  徐敏 ,  张卫

IPC: H01L21/336 ,  H01L29/78 ,  H01L21/308

Abstract: 本发明提供了GAA器件的沟道刻蚀方法，包括：在衬底上形成若干鳍结构；形成第一图形化的掩膜层与第一保护结构；以第一图形化的掩膜层为掩膜，刻蚀第一鳍结构的堆叠结构的顶端和侧壁的第一保护结构；以剩余的第一保护结构为掩膜，选择性刻蚀第一鳍结构中第二半导体层，形成第一沟道结构；形成第二图形化的掩膜层与第一保护层；剩余的第一保护结构与第一保护层形成第二保护结构；以第二图形化的掩膜层为掩膜，刻蚀掉第二鳍结构中的堆叠结构的顶端和侧壁的第二保护结构；并以剩余的第二保护结构为掩膜，选择性刻蚀其中的第一半导体层，形成第二沟道结构。本发明提供的技术方案，实现了在同一衬底上进行混合沟道制备的工艺目的。

公开(公告)号：CN116247095A

公开(公告)日：2023-06-09

申请号：CN202310211026.X

申请日：2023-03-07

Applicant: 复旦大学

Inventor： 王路宇 ,  张鹏浩 ,  徐敏 ,  王强 ,  潘茂林 ,  黄自强 ,  谢欣灵 ,  黄海 ,  徐赛生 ,  王晨 ,  张卫

IPC: H01L29/778 ,  H01L21/335 ,  H01L29/06 ,  H01L29/267

Abstract: 本发明提供了一种基于SiC衬底的pGaN增强型HEMT器件结构及其制备方法，该器件结构包括：衬底，包括分别形成于所述衬底第一区域与第二区域的p+掺杂区与n+掺杂区；其中，所述第一区域与第二区域为沿所述衬底表面相对的两侧区域；肖特基势垒二极管，所述p+掺杂区与所述n+掺杂区接触形成PN结以构成所述肖特基势垒二极管；隔离层，形成于所述衬底上，且覆盖所述p+掺杂区与所述n+掺杂区；pGaN增强型HEMT器件，形成于部分所述隔离层上；其中，所述p+掺杂区及所述n+掺杂区分别与阳极及阴极电性连接，且所述阳极与所述pGaN增强型HEMT器件的源极电性连接；所述阴极与所述pGaN增强型HEMT器件的漏极电性连接。