-
公开(公告)号:CN113394295B
公开(公告)日:2023-12-19
申请号:CN202110650073.5
申请日:2021-06-10
Applicant: 上海集成电路制造创新中心有限公司 , 复旦大学
IPC: H01L29/78 , H01L29/423
Abstract: 本发明提供了一种用于P型环栅器件的堆叠结构及增强P型环栅器件的沟道应力的方法,通过将堆叠件的牺牲层与沟道层材料的晶格常数设置成牺牲层材料的晶格常数小于沟道层的材料的晶格常数,并且沟道层的材料的晶格常数等于底层结构的材料的晶格常数;以使得初始状态下,沟道层无应变,牺牲层具有初始的张应变;当牺牲层发生弛豫时,沟道层受到牺牲层因弛豫而诱导的压应变,从而巧妙地利用牺牲层来增强P型环栅器件的沟道层应力,从而提高P型环栅器件的空穴迁移率。
-
公开(公告)号:CN116995031A
公开(公告)日:2023-11-03
申请号:CN202310911177.6
申请日:2023-07-24
IPC: H01L21/8234 , H01L27/088
Abstract: 本发明提供了一种环栅器件中Fin阵列的制备方法,包括:提供一衬底,在衬底上形成一堆叠层;采用第一刻蚀混合气体对堆叠层进行刻蚀,以在衬底上形成若干鳍结构,并同时形成第一聚合物保护膜;若干鳍结构沿第一方向排列;第一聚合物保护膜形成于若干鳍结构沿第一方向的侧壁上;采用第二刻蚀混合气体刻蚀若干鳍结构之间的衬底,同时形成第二聚合物薄膜以及STI空腔;STI空腔的形状为“倒梯形”;第二聚合物薄膜用于辅助形成“倒梯形”的STI空腔;第一聚合物保护膜用于保护对叠层不被刻蚀。本发明提供的技术方案解决了在提高Fin结构的抗弯曲能力的同时,避免了第二次刻蚀过程中出现的对堆叠层的横向选择性刻蚀的问题。
-
公开(公告)号:CN115064442A
公开(公告)日:2022-09-16
申请号:CN202210582245.4
申请日:2022-05-26
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L21/336 , H01L29/06 , H01L29/78
Abstract: 本发明提供了一种FinFET底部介质隔离的制备方法,用于对鳍式场效应晶体管的衬底与鳍片之间进行隔离,以此抑制和消除sub‑Fin体泄漏电流以及寄生电容。该方法包括:S1:提供一衬底,并在衬底上形成鳍片;S2:在所述鳍片上淀积第一掩模层,所述第一掩模层包裹所述鳍片的顶面和侧面;S3:以所述第一掩模层为掩模,对所述衬底进行刻蚀,以在所述鳍片下方的衬底中形成一目标区域;S4:对所述目标区域进行热氧化处理,使得所述目标区域以及目标区域下方的部分衬底形成氧化隔离层。
-
公开(公告)号:CN115064434A
公开(公告)日:2022-09-16
申请号:CN202210514436.7
申请日:2022-05-12
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L21/28 , H01L21/336 , H01L29/423 , H01L29/78
Abstract: 本发明提供了一种改善内侧墙刻蚀形貌的方法,该方法包括:提供一待刻蚀对象;所述待刻蚀对象包括衬底和沟道区;所述沟道区位于所述衬底上;所述沟道区包括:间隔堆叠的沟道层和牺牲层;对第一区域进行掺杂以形成掺杂区域;所述第一区域位于所述沟道区;对所述掺杂区域的所述牺牲层进行刻蚀形成内墙空腔;在所述内墙空腔中填充电介质材料以形成内侧墙。以解决传统工艺成的内侧墙的形貌与原设计的内侧墙的形貌不一致的问题。
-
公开(公告)号:CN114639720A
公开(公告)日:2022-06-17
申请号:CN202210224521.X
申请日:2022-03-07
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 本发明提供了一种垂直堆叠环栅器件局部形成体电介质隔离的方法,该方法包括:提供一衬底,在衬底上形成鳍结构,环绕堆叠件,环绕堆叠件沿横跨鳍结构;对环绕堆叠件沿第二方向的两侧的鳍结构进行刻蚀,以形成源/漏空腔;并刻蚀掉源/漏空腔底部的衬底的表层,形成衬底凹层;对所述鳍结构沿第二方向的端部的牺牲层进行刻蚀,形成刻蚀空隙;在衬底凹层上形成第一电隔离层,以隔离源/漏空腔和鳍结构下方的衬底的表层;并在刻蚀空隙内形成内间隔层;使得鳍结构底端的衬底的表层和源/漏层隔离,从而避免后续工艺形成的源/漏区与寄生沟道相接触,从而减小源/漏区之间的漏电流,实现减小器件能耗,避免器件性能下降的效果。
-
公开(公告)号:CN113284806B
公开(公告)日:2022-04-05
申请号:CN202110538164.X
申请日:2021-05-18
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/08
Abstract: 本发明提供了一种环栅器件及其源漏制备方法、器件制备方法、电子设备,其中,环栅器件的源漏制备方法,包括:在基底上形成鳍片,以及横跨所述鳍片的伪栅极单元,所述鳍片包括交替层叠的预备沟道层与预备牺牲层;所述伪栅极单元的数量为多个,多个所述伪栅极单元沿所述预备沟道层的沟道方向依次分布;刻蚀掉相邻两个伪栅极单元之间的预备牺牲层部分;对相邻两个伪栅极单元之间的预备沟道层部分进行刻蚀减薄,并保留部分沟道层材料作为种子层;基于所述种子层,外延源漏的锗硅体层,并在所述锗硅体层形成源极与漏极。
-
公开(公告)号:CN117766398A
公开(公告)日:2024-03-26
申请号:CN202311791460.6
申请日:2023-12-25
Applicant: 复旦大学
IPC: H01L21/336 , H01L29/78 , H01L21/308
Abstract: 本发明提供了GAA器件的沟道刻蚀方法,包括:在衬底上形成若干鳍结构;形成第一图形化的掩膜层与第一保护结构;以第一图形化的掩膜层为掩膜,刻蚀第一鳍结构的堆叠结构的顶端和侧壁的第一保护结构;以剩余的第一保护结构为掩膜,选择性刻蚀第一鳍结构中第二半导体层,形成第一沟道结构;形成第二图形化的掩膜层与第一保护层;剩余的第一保护结构与第一保护层形成第二保护结构;以第二图形化的掩膜层为掩膜,刻蚀掉第二鳍结构中的堆叠结构的顶端和侧壁的第二保护结构;并以剩余的第二保护结构为掩膜,选择性刻蚀其中的第一半导体层,形成第二沟道结构。本发明提供的技术方案,实现了在同一衬底上进行混合沟道制备的工艺目的。
-
公开(公告)号:CN115579292A
公开(公告)日:2023-01-06
申请号:CN202211427963.0
申请日:2022-11-15
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L21/336 , H01L29/78
Abstract: 本发明提供了一种环栅晶体管的内侧墙的制作方法,包括:形成环栅晶体管结构,环栅晶体管结构包括衬底以及形成于衬底上沿第一方向排列的的若干鳍结构以及若干假栅堆叠件;若干假栅堆叠件横跨每个鳍结构,且沿第二方向排列;鳍结构包括:间隔堆叠的牺牲层与沟道层;刻蚀假栅堆叠件之间的鳍结构,以形成源漏空腔;刻蚀牺牲层的沿第一方向的两端,以形成内侧墙空腔;在内侧墙空腔中沉积氧化硅和氮化硅;刻蚀掉内侧墙空腔外的氧化硅和氮化硅,以在内侧墙空腔中形成内侧墙,其中,内侧墙的组成成分是氮氧硅。解决了环栅晶体管的内侧墙的材料介电常数较大,不利于减少寄生电容的问题,以及内侧墙的刻蚀工艺与其他工艺兼容性差的问题。
-
公开(公告)号:CN115206804A
公开(公告)日:2022-10-18
申请号:CN202210582243.5
申请日:2022-05-26
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L21/336 , H01L29/06 , H01L29/78
Abstract: 本发明提供了一种GAA底部介质隔离的制备方法,用于对环栅场效应晶体管的衬底与鳍片之间进行隔离,以此抑制和消除沟道底部的寄生沟道泄漏电流以及寄生电容,该方法包括:S1:提供一衬底,并在衬底上形成鳍片;S2:在所述鳍片上淀积第一掩模层,所述第一掩模层包裹所述鳍片的顶面和侧面;S3:以所述第一掩模层为掩模,对所述衬底进行刻蚀,以在所述鳍片下方的衬底中形成一目标区域;S4:对所述目标区域进行热氧化处理,使得所述目标区域以及目标区域下方的部分衬底形成氧化隔离层。
-
公开(公告)号:CN113394295A
公开(公告)日:2021-09-14
申请号:CN202110650073.5
申请日:2021-06-10
Applicant: 上海集成电路制造创新中心有限公司 , 复旦大学
IPC: H01L29/78 , H01L29/423
Abstract: 本发明提供了一种用于P型环栅器件的堆叠结构及增强P型环栅器件的沟道应力的方法,通过将堆叠件的牺牲层与沟道层材料的晶格常数设置成牺牲层材料的晶格常数小于沟道层的材料的晶格常数,并且沟道层的材料的晶格常数等于底层结构的材料的晶格常数;以使得初始状态下,沟道层无应变,牺牲层具有初始的张应变;当牺牲层发生弛豫时,沟道层受到牺牲层因弛豫而诱导的压应变,从而巧妙地利用牺牲层来增强P型环栅器件的沟道层应力,从而提高P型环栅器件的空穴迁移率。
-
-
-
-
-
-
-
-
-