环栅器件中Fin阵列及其制备方法、电子设备及制备方法

    公开(公告)号:CN116995031A

    公开(公告)日:2023-11-03

    申请号:CN202310911177.6

    申请日:2023-07-24

    Abstract: 本发明提供了一种环栅器件中Fin阵列的制备方法,包括:提供一衬底,在衬底上形成一堆叠层;采用第一刻蚀混合气体对堆叠层进行刻蚀,以在衬底上形成若干鳍结构,并同时形成第一聚合物保护膜;若干鳍结构沿第一方向排列;第一聚合物保护膜形成于若干鳍结构沿第一方向的侧壁上;采用第二刻蚀混合气体刻蚀若干鳍结构之间的衬底,同时形成第二聚合物薄膜以及STI空腔;STI空腔的形状为“倒梯形”;第二聚合物薄膜用于辅助形成“倒梯形”的STI空腔;第一聚合物保护膜用于保护对叠层不被刻蚀。本发明提供的技术方案解决了在提高Fin结构的抗弯曲能力的同时,避免了第二次刻蚀过程中出现的对堆叠层的横向选择性刻蚀的问题。

    GAA器件的沟道刻蚀方法与GAA器件的制备方法

    公开(公告)号:CN117766398A

    公开(公告)日:2024-03-26

    申请号:CN202311791460.6

    申请日:2023-12-25

    Applicant: 复旦大学

    Abstract: 本发明提供了GAA器件的沟道刻蚀方法,包括:在衬底上形成若干鳍结构;形成第一图形化的掩膜层与第一保护结构;以第一图形化的掩膜层为掩膜,刻蚀第一鳍结构的堆叠结构的顶端和侧壁的第一保护结构;以剩余的第一保护结构为掩膜,选择性刻蚀第一鳍结构中第二半导体层,形成第一沟道结构;形成第二图形化的掩膜层与第一保护层;剩余的第一保护结构与第一保护层形成第二保护结构;以第二图形化的掩膜层为掩膜,刻蚀掉第二鳍结构中的堆叠结构的顶端和侧壁的第二保护结构;并以剩余的第二保护结构为掩膜,选择性刻蚀其中的第一半导体层,形成第二沟道结构。本发明提供的技术方案,实现了在同一衬底上进行混合沟道制备的工艺目的。

    环栅晶体管的内侧墙的制作方法
    8.
    发明公开

    公开(公告)号:CN115579292A

    公开(公告)日:2023-01-06

    申请号:CN202211427963.0

    申请日:2022-11-15

    Abstract: 本发明提供了一种环栅晶体管的内侧墙的制作方法,包括:形成环栅晶体管结构,环栅晶体管结构包括衬底以及形成于衬底上沿第一方向排列的的若干鳍结构以及若干假栅堆叠件;若干假栅堆叠件横跨每个鳍结构,且沿第二方向排列;鳍结构包括:间隔堆叠的牺牲层与沟道层;刻蚀假栅堆叠件之间的鳍结构,以形成源漏空腔;刻蚀牺牲层的沿第一方向的两端,以形成内侧墙空腔;在内侧墙空腔中沉积氧化硅和氮化硅;刻蚀掉内侧墙空腔外的氧化硅和氮化硅,以在内侧墙空腔中形成内侧墙,其中,内侧墙的组成成分是氮氧硅。解决了环栅晶体管的内侧墙的材料介电常数较大,不利于减少寄生电容的问题,以及内侧墙的刻蚀工艺与其他工艺兼容性差的问题。

Patent Agency Ranking