公开(公告)号：CN113889436B

公开(公告)日：2023-09-08

申请号：CN202111070720.1

申请日：2021-09-13

Applicant: 上海集成电路制造创新中心有限公司 ,  复旦大学

Inventor： 徐敏 ,  刘桃 ,  汪大伟 ,  王晨 ,  张卫 ,  徐赛生 ,  吴春蕾

IPC: H01L21/8234 ,  H01L27/088 ,  H01L29/423

Abstract: 本发明提供了一种环栅结构源漏的外延制备方法以及环栅结构，其中的方法包括：提供一衬底，在所述衬底上形成多个鳍片，沿沟道方向，相邻的两个鳍片之间具有凹槽；在所述衬底上淀积非晶硅层；对所述非晶硅层进行退火，以使所述非晶硅层结晶形成单晶硅层；以所述单晶硅层的表面为起始表面，外延生长锗硅材料，形成锗硅体层；在所述锗硅体层形成环栅结构的源/漏区；通过在凹槽淀积非晶硅层，然后将非晶硅层经过退火处理结晶成单晶硅层，以单晶硅层为起始表面生长锗硅体层的方法，能够制备出无位错高质量的硅锗体层，为沟道提供足够的应力，提升环栅器件的空穴迁移率，进而提高环栅器件的开启电流。

公开(公告)号：CN116666220A

公开(公告)日：2023-08-29

申请号：CN202310543733.9

申请日：2023-05-15

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 钱乐雯 ,  孙新 ,  刘桃 ,  汪大伟 ,  杨静雯 ,  陈鲲 ,  徐敏 ,  吴春蕾 ,  王晨 ,  徐赛生 ,  张卫

IPC: H01L21/336 ,  H01L29/78 ,  H01L21/306 ,  H01L21/3065

Abstract: 本发明提供了一种内侧墙沟槽的制备方法，包括：提供一待刻蚀对象；待刻蚀对象包括：衬底以及形成于衬底上的沿远离衬底方向上间隔堆叠的若干沟道层与若干牺牲层；对待刻蚀对象沿第一方向进行刻蚀，直至衬底的表层，以形成源漏空腔；同时对待刻蚀对象中的牺牲层沿第二方向进行刻蚀，以形成内侧墙空腔；其中，第一方向表征了若干沟道层与若干牺牲层堆叠的方向；第二方向垂直于第一方向；其中，对牺牲层沿第二方向进行刻蚀时，刻蚀速率为：0.05nm/s‑0.3nm/s。本发明提供的技术方案，解决了沟道层过久暴露在刻蚀环境中造成刻蚀损伤的问题，进而实现了器件电学性能的提升，同时避免了后续的源漏SiGe外延工艺可能产生的不利影响。

公开(公告)号：CN116246956A

公开(公告)日：2023-06-09

申请号：CN202310219238.2

申请日：2023-03-07

Applicant: 复旦大学

Inventor： 张鹏浩 ,  王路宇 ,  徐敏 ,  王强 ,  潘茂林 ,  谢欣灵 ,  黄海 ,  黄自强 ,  徐赛生 ,  王晨 ,  张卫

IPC: H01L21/335 ,  H01L29/06 ,  H01L29/778

Abstract: 本发明提供了一种用于氮化物半导体器件的钝化层的制备方法，包括：将待钝化的样品传至经预处理的反应腔中，并对反应腔进行第一处理；在反应腔中通入前驱体气体，使其吸附在样品表面；在反应腔中通入惰性气体进行吹扫；在反应腔中通入氮氢混合气体，并形成氮氢等离子体，使其与吸附在样品表面的前驱体气体发生反应生成第一钝化层；在反应腔中通入惰性气体，对多余的氮氢等离子体和反应副产物进行吹扫；在反应腔中通入惰性气体，形成第二等离子体，对第一钝化层进行处理，增加其致密度；在反应腔中通入惰性气体，对多余的第二离子体进行吹扫；重复上述步骤，以获得目标厚度的第一钝化层。

公开(公告)号：CN115954357A

公开(公告)日：2023-04-11

申请号：CN202310070433.3

申请日：2023-02-07

Applicant: 复旦大学

Inventor： 潘茂林 ,  王路宇 ,  徐敏 ,  王强 ,  张鹏浩 ,  谢欣灵 ,  黄海 ,  樊蓉 ,  杨妍楠 ,  徐赛生 ,  王晨 ,  张卫

IPC: H01L27/06 ,  H01L21/8252

Abstract: 本发明提供了一种GaN HEMT功率器件与驱动模块的集成芯片，包括：衬底；衬底包括第一区域与第二区域；第一区域与第二区域沿第一方向依次排列；第一方向平行于衬底所在的平面；GaN HEMT功率器件与驱动模块；GaN HEMT功率器件与驱动模块分别形成于第一区域与第二区域；第一外延层与第二外延层；第一外延层与第二外延层沿远离衬底的方向上依次形成于衬底上，且位于驱动模块与衬底之间；其中，第一外延层是N+型掺杂、N‑型掺杂或N型掺杂，第二外延层是P+型掺杂。该技术方案解决了传统的GaN HEMT功率器件与驱动模块的互连方式存在的寄生电容电感的的问题，同时避免了集成之后的GaN HEMT功率器件与驱动模块，在GaN HEMT功率器件的高压应用中可能出现的背栅问题。

公开(公告)号：CN114999920A

公开(公告)日：2022-09-02

申请号：CN202210682332.7

申请日：2022-06-16

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 陈鲲 ,  杨静雯 ,  孙新 ,  徐敏 ,  王晨 ,  张卫 ,  徐赛生 ,  吴春蕾

IPC: H01L21/336 ,  H01L29/78

Abstract: 本发明提供了一种内侧墙制作方法，该方法包括：提供一衬底；衬底上形成有交替堆叠的牺牲层和沟道层；刻蚀牺牲层、沟道层和衬底以形成沿第一方向排列的若干鳍结构；形成沿第二方向排列的若干假栅结构；刻蚀每个鳍结构形成若干源/漏空腔；刻蚀每个鳍结构中牺牲层的沿第二方向上的两端，形成内墙空腔；以牺牲层为基础选择性生长电介质材料，以形成内墙；电介质材料填充于内墙空腔中；在源/漏空腔中外延源/漏层。本发明提供的技术方案通过在牺牲层的表面选择性生长电介质材料，解决了刻蚀附带损伤无法避免的问题，从而减少了附带损伤。

公开(公告)号：CN114639606A

公开(公告)日：2022-06-17

申请号：CN202210199870.0

申请日：2022-03-01

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 孙新 ,  徐敏 ,  张卫 ,  汪大伟 ,  刘桃 ,  陈鲲 ,  杨静雯 ,  徐赛生 ,  王晨 ,  吴春蕾 ,  尹睿

IPC: H01L21/336 ,  H01L29/10 ,  H01L29/78

Abstract: 本发明提供了一种沟道的刻蚀方法，提供一待刻蚀对象，对所述待刻蚀对象一次刻蚀后，交替进行表面处理‑二次刻蚀，直至刻蚀掉所有的鳍结构的牺牲层；其中，一次刻蚀用于刻蚀掉所述若干鳍结构中当前宽度最小的鳍结构的全部牺牲层以及其它宽度更宽的鳍结构的部分牺牲层；表面处理用于在待刻蚀对象的沟道层与剩余的牺牲层的暴露在外的表面形成保护层；所述二次刻蚀用于刻蚀掉当前宽度次之的鳍结构的全部的牺牲层，以及所述保护层。本发明在传统的刻蚀工艺中加入氧化步骤，既实现了对沟道层的保护，又实现了在不同沟道宽度的刻蚀中，减少沟道层的损失量。

公开(公告)号：CN113889413A

公开(公告)日：2022-01-04

申请号：CN202111070721.6

申请日：2021-09-13

Applicant: 上海集成电路制造创新中心有限公司 ,  复旦大学

Inventor： 陈鲲 ,  徐敏 ,  杨静雯 ,  王晨 ,  张卫 ,  徐赛生 ,  吴春蕾

IPC: H01L21/336 ,  H01L29/08 ,  H01L29/423 ,  H01L29/78

Abstract: 本发明提供了一种环栅器件及其源漏制备方法、器件制备方法、电子设备，环栅器件的源漏制备方法，包括：形成基底上的鳍片，以及横跨所述鳍片的伪栅极，所述鳍片包括交替层叠的鳍片沟道层与鳍片牺牲层；所述鳍片沟道层包括处于所述伪栅极内侧的第一沟道层部分，以及未处于所述伪栅极内侧的第二沟道层部分；释放所述鳍片牺牲层；在所述鳍片沿沟道方向的两侧，基于所述第二沟道层部分，分别外延硅，形成硅材料层，并以所述第一沟道层部分作为环栅器件的沟道层；所述硅材料层连接所有沟道层；基于所需的源漏区域，对所述硅材料层进行刻蚀；基于剩余的硅材料层，外延锗硅体层，并在所述锗硅体层形成源极与漏极。

公开(公告)号：CN112992895A

公开(公告)日：2021-06-18

申请号：CN202110111817.6

申请日：2021-01-27

Applicant: 复旦大学

Inventor： 徐敏 ,  张卫 ,  王晨 ,  徐赛生

IPC: H01L27/085 ,  H01L21/8252 ,  H02M3/155

Abstract: 本发明提供了一种GaN基开关集成单元与GaN基开关管的晶圆结构的制备方法，其中的制备方法，包括：在所述P型衬底上形成若干N阱；在所述P型衬底上依次外延多个外延层；基于所述多个外延层，形成每个GaN基开关管的器件层；其中的第一GaN基开关管的器件层形成在所述N阱上，第二GaN基开关管的器件层形成在所述N阱外的所述P型衬底上；在所述第一GaN基开关管的器件层与所述第二GaN基开关管的器件层上分别形成第一衬底连接部与第二衬底连接部。本发明兼顾了高侧管、低侧管的集成需求，以及高侧管、低侧管衬底电压变化的一致性。

公开(公告)号：CN116799054A

公开(公告)日：2023-09-22

申请号：CN202310646525.1

申请日：2023-06-02

Applicant: 复旦大学

Inventor： 潘茂林 ,  王路宇 ,  徐敏 ,  王强 ,  张鹏浩 ,  谢欣灵 ,  黄海 ,  钱乐雯 ,  杨妍楠 ,  徐赛生 ,  王晨 ,  张卫

IPC: H01L29/778 ,  H01L21/335 ,  H01L29/36 ,  H01L29/06

Abstract: 本发明提供了一种具有pGaN插入结构的GaNHEMT器件，包括：衬底、沟道层、势垒层、源极金属层、栅极以及漏极金属层；一个或两个以上的第一P型插入结构，形成于P‑GaN层与漏极金属层之间靠近P‑GaN层的一侧，贯穿势垒层，且伸入沟道层的表层中；两个以上的第一P型插入结构沿第二方向依次排列；其中，栅金属层连接P‑GaN层与第一P型插入结构；第一P型插入结构中离子的掺杂浓度低于p‑GaN层中离子的掺杂浓度；隔离层；形成于第一P型插入结构与沟道层和势垒层之间；其中，一个或两个以上的第一P型插入结构分别与沟道层形成一PN结。该技术方案解决了如何在提高器件的击穿电压的同时，充分发挥GaN本征击穿电场的全部潜力的问题。

公开(公告)号：CN116364538A

公开(公告)日：2023-06-30

申请号：CN202310440159.4

申请日：2023-04-23

Applicant: 复旦大学

Inventor： 王强 ,  张鹏浩 ,  徐敏 ,  潘茂林 ,  王路宇 ,  谢欣灵 ,  黄海 ,  杨妍楠 ,  徐赛生 ,  王晨 ,  张卫

IPC: H01L21/28 ,  H01L29/778 ,  H01L21/335 ,  H01L29/51

Abstract: 本发明提供了一种增强型氮化镓功率器件的制备方法，包括：提供一衬底；形成缓冲层、沟道层、势垒层、源极金属层以及漏极金属层；缓冲层、沟道层以及势垒层沿远离衬底的方向上依次形成于衬底上；源极金属与漏极金属沿第一方向排列于势垒层表面；第一方向垂直于缓冲层、沟道层以及势垒层的堆叠方向；形成第一介质层；第一介质层形成于部分势垒层的表面；在部分势垒层表面的第一介质层中注入固定正电荷，并激活固定正电荷；形成栅金属层；栅金属层形成于栅极区域的势垒层的上方。本发明提供的技术方案，解决了如何提高增强型氮化镓功率器件的输出电流密度和驱动能力的问题。