-
公开(公告)号：CN111987115A
公开(公告)日：2020-11-24
申请号：CN202010453454.X
申请日：2020-05-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 本发明描述了使用牺牲隔离区域和基于氧化硅的堆叠件而没有中间氮化物蚀刻停止层在图像传感器器件中形成焊盘结构。图像传感器器件包括：半导体层，该半导体层包括与第二横向表面相对的第一横向表面；金属化层，形成在半导体层的第二横向表面上，其中金属化层包括介电层。图像传感器器件还包括焊盘区域，从第一横向表面穿过半导体层到第二横向表面。焊盘区域包括形成在金属化层的介电层上的没有介于中间的氮化物层的氧化物层以及与金属化层的导电结构物理接触的焊盘结构。本发明的实施例还涉及图像传感器器件及其形成方法。
-
公开(公告)号：CN106816469B
公开(公告)日：2019-11-29
申请号：CN201610672025.5
申请日：2016-08-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 在此提供一种用于制造一半导体结构的方法，而且此方法包括以下步骤。栅极结构形成于基板上，及形成衬里层以覆盖栅极结构及基板。间隔物层形成于衬里层上，及连续提供蚀刻气体以将基板维持在第二压力下而移除间隔物层的一部分。此蚀刻气体具有第一压力。第二压力大于第一压力。
-
公开(公告)号：CN112310134B
公开(公告)日：2024-12-24
申请号：CN202010758224.4
申请日：2020-07-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146 , H01L23/544
Abstract: 一种方法包括在半导体衬底中形成图像传感器。第一对准标记形成为靠近半导体衬底的前侧。该方法还包括执行背侧抛光工艺以减薄半导体衬底，在半导体衬底的背侧上形成第二对准标记，以及在半导体衬底的背侧上形成部件。使用用于对准的第二对准标记形成部件。本发明的实施例涉及形成半导体器件的方法。
-
公开(公告)号：CN113140582A
公开(公告)日：2021-07-20
申请号：CN202110052276.4
申请日：2021-01-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 一种影像感测器结构及其制造方法，该影像感测器结构包括半导体元件、形成于半导体基板中的多个影像感测元件、形成于半导体基板上的内连接结构，及半导体基板上的复合网格结构。复合网格结构包括钨网格、钨网格上方的氧化物网格，及将钨网格与氧化物网格间隔开的粘附增强网格。
-
公开(公告)号：CN112310134A
公开(公告)日：2021-02-02
申请号：CN202010758224.4
申请日：2020-07-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146 , H01L23/544
Abstract: 一种方法包括在半导体衬底中形成图像传感器。第一对准标记形成为靠近半导体衬底的前侧。该方法还包括执行背侧抛光工艺以减薄半导体衬底，在半导体衬底的背侧上形成第二对准标记，以及在半导体衬底的背侧上形成部件。使用用于对准的第二对准标记形成部件。本发明的实施例涉及形成半导体器件的方法。
-
Patent Agency Ranking
公开(公告)号：CN111627943A
公开(公告)日：2020-09-04
申请号：CN202010096046.3
申请日：2020-02-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 一种形成半导体装置的方法，包含形成光感区域于基材的前侧上。形成第一层于基材的后侧且第一层被图案化以形成多个网格线。网格线可定义出多个第一区域和多个第二区域。第二层可形成于后侧、网格线、第一区域和第二区域的暴露部分上，且第三层形成于第二层上。第二层和第三层可具有不同的蚀刻速率，且第三层被图案化，从而可由多个第一区域上方除去第三层。
-
公开(公告)号：CN118712051A
公开(公告)日：2024-09-27
申请号：CN202410693237.6
申请日：2024-05-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/306 , H01L27/146 , C09K13/08
Abstract: 一种半导体结构及制造半导体结构的方法。制造半导体结构的方法包括放置金属催化剂在半导体的表面上。接着，执行金属辅助化学蚀刻，包括使半导体浸泡于蚀刻剂溶液中，并使用金属催化剂催化蚀刻剂溶液与半导体之间的蚀刻化学反应，以在半导体中形成通道。在至少一部分的金属辅助化学蚀刻期间，半导体被以半导体的表面的表面法线与重力呈一非零角度的方式浸泡于蚀刻剂溶液中。在一些实施例中，半导体的位向在金属辅助化学蚀刻期间改变，以在半导体中形成具有至少一转折或曲线部分的通道。
-
公开(公告)号：CN101150910B
公开(公告)日：2012-08-29
申请号：CN200710085457.7
申请日：2007-03-05
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01J37/32568 , H01J37/32091 , H01J37/321
Abstract: 本发明提供具有可调式电导体的装置及调整可调式电导体的方法，该装置包括用于半导体制程中的一压力反应室的一种可调式上电极或上线圈，该可调式上电极或上线圈的形状可选择性地被改变，而可调式上电极或上线圈包括两部分，这些部分可选择地由不同的功率或频率所驱动，因此，可调式上电极及上线圈可使压力反应室中的等离子体密度分布可选择地被控制。
-
公开(公告)号：CN101266941B
公开(公告)日：2011-01-19
申请号：CN200710148156.4
申请日：2007-08-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L21/311
CPC classification number: H01L21/31144 , H01L21/02063 , H01L21/31138 , H01L21/76811
Abstract: 一种双镶嵌制造工艺，包括：提供上面形成介电层的半导体衬底；在介电层上形成第一光致抗蚀剂层，第一光致抗蚀剂层含有对应沟槽图案的第一开口；在第一光致抗蚀剂层以及部分介电层上覆盖形成第二光致抗蚀剂层，第二光致抗蚀剂层包含小于该沟槽图案的第二开口，第二开口位于第一开口上方，且第二光致抗蚀剂层的材料特性不同于第一光致抗蚀剂层的材料特性；利用第二光致抗蚀剂层作掩模进行介质孔蚀刻工艺，以形成穿过介电层的介质孔孔洞；进行光致抗蚀剂灰化工艺以除去第二光致抗蚀剂层；并利用第一光致抗蚀剂层作为掩模进行沟槽蚀刻工艺，以在介电层上方部分形成沟槽；在同一腔室内进行介质孔蚀刻、光致抗蚀剂灰化以及沟槽蚀刻等工艺。
-
公开(公告)号：CN101266941A
公开(公告)日：2008-09-17
申请号：CN200710148156.4
申请日：2007-08-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L21/311
CPC classification number: H01L21/31144 , H01L21/02063 , H01L21/31138 , H01L21/76811
Abstract: 一种双镶嵌制造工艺，包括：提供上面形成介电层的半导体衬底；在介电层上形成第一光致抗蚀剂层，第一光致抗蚀剂层含有对应沟槽图案的第一开口；在第一光致抗蚀剂层以及部分介电层上覆盖形成第二光致抗蚀剂层，第二光致抗蚀剂层包含小于该沟槽图案的第二开口，第二开口位于第一开口上方，且第二光致抗蚀剂层的材料特性不同于第一光致抗蚀剂层的材料特性；利用第二光致抗蚀剂层作掩模进行介质孔蚀刻工艺，以形成穿过介电层的介质孔孔洞；进行光致抗蚀剂灰化工艺以除去第二光致抗蚀剂层；并利用第一光致抗蚀剂层作为掩模进行沟槽蚀刻工艺，以在介电层上方部分形成沟槽；在同一腔室内进行介质孔蚀刻、光致抗蚀剂灰化以及沟槽蚀刻等工艺。
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.04 seconds)
