公开(公告)号：CN112490253A

公开(公告)日：2021-03-12

申请号：CN202010946568.8

申请日：2020-09-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑有宏 ,  吴政达 ,  江振豪 ,  亚历山大卡尔尼斯基 ,  杜友伦 ,  陈逸群

IPC: H01L27/12 ,  H01L21/762

Abstract: 在一些实施例中，本公开涉及一种高电阻率绝缘体上硅(SOI)衬底及其形成方法。高电阻率绝缘体上硅衬底包括配置在半导体衬底之上的第一多晶硅层、第二多晶硅层、第三多晶硅层、绝缘体层以及有源半导体层。第二多晶硅层配置在第一多晶硅层之上，且第三多晶硅层配置在第二多晶硅层之上。位于绝缘体层之上的有源半导体层可配置在第三多晶硅层之上。第二多晶硅层与第一多晶硅层及第三多晶硅层相比具有较高的氧浓度。

公开(公告)号：CN103579327A

公开(公告)日：2014-02-12

申请号：CN201210436886.5

申请日：2012-11-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江振豪 ,  邱汉钦 ,  刘柏均 ,  陈祈铭 ,  喻中一

IPC: H01L29/778 ,  H01L29/06 ,  H01L21/335

CPC classification number: H01L29/7784 ,  H01L29/0891 ,  H01L29/2003 ,  H01L29/66462 ,  H01L29/7787

Abstract: 本发明公开了高电子迁移率晶体管及其形成方法，其中该高电子迁移率晶体管(HEMT)包括第一III-V化合物层。第二III-V化合物层设置在第一III-V化合物层上并在组成上不同于第一III-V化合物层。源极部件和漏极部件与第二III-V化合物层接触。n型掺杂区在第二III-V化合物层中位于每个源极部件和漏极部件的下方。p型掺杂区在第一III-V化合物层中位于每个n型掺杂区的下方。栅电极设置在源极部件和漏极部件之间第二III-V化合物层的一部分的上方。

公开(公告)号：CN112490253B

公开(公告)日：2025-04-08

申请号：CN202010946568.8

申请日：2020-09-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑有宏 ,  吴政达 ,  江振豪 ,  亚历山大卡尔尼斯基 ,  杜友伦 ,  陈逸群

IPC: H10D86/00 ,  H01L21/762

Abstract: 在一些实施例中，本公开涉及一种高电阻率绝缘体上硅(SOI)衬底及其形成方法。高电阻率绝缘体上硅衬底包括配置在半导体衬底之上的第一多晶硅层、第二多晶硅层、第三多晶硅层、绝缘体层以及有源半导体层。第二多晶硅层配置在第一多晶硅层之上，且第三多晶硅层配置在第二多晶硅层之上。位于绝缘体层之上的有源半导体层可配置在第三多晶硅层之上。第二多晶硅层与第一多晶硅层及第三多晶硅层相比具有较高的氧浓度。

公开(公告)号：CN113629012A

公开(公告)日：2021-11-09

申请号：CN202110744042.6

申请日：2021-07-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈逸群 ,  李汝谅 ,  蔡嘉雄 ,  江振豪

IPC: H01L21/8238

Abstract: 一种形成半导体器件的方法，包括：在衬底上方形成蚀刻停止层；在蚀刻停止层上方形成第一扩散阻挡层；在第一扩散阻挡层上方形成半导体器件层，半导体器件层包括晶体管；在半导体器件层的前侧的半导体器件层上方形成第一互连结构，第一互连结构电耦合至晶体管；将第一互连结构附接到载体；在附接之后去除衬底、蚀刻停止层和第一扩散阻挡层；在去除之后，在半导体器件层的背侧处形成第二互连结构。